专利名称：钟表自动校时装置的制作方法
技术领域：
本实用新型为一种钟表自动校时装置。
钟表时人们日常生活中的必备之物，但所有的钟表都不能保证其时间的准确。而当钟表出现时间差时便需要进行调节，这给人们带来了许多不便，特别时对于广场等公众场合使用的较大的钟表，由于其位置较高而使其调节极为困难。
本实用新型的目的在于设计一种能够自动校正为标准时间钟表自动校时装置。
本实用新型是利用电台或电视台发出的报时信号对钟表进行调整的，它包括依次连接的解频电路和数据处理及信号输出电路。本实用新型首先利用解频电路将所收到的信号解频，使其成为数字信号，并输出至数据处理及信号输出电路。这些信号可为视频信号、音频信号及其它波段的信号，根据报时信号频率的不同，可设计不同频率的解频电路。解频电路将所收到的信号解频后，由数据处理及信号输出电路对所收到的信号进行分析，当确认为报时信号时，将所存的信息输出至与之连接的钟表的显示器或对其机械结构进行控制，从而达到校时的目的。当利用电台的报时信号进行校正时，本实用新型则由依次连接的收音电路、音频信号解频电路和数据处理及信号输出电路组成。为简化电路结构、降低成本，本实用新型中的数据处理及信号输出电路可选用微型计算机。所说的解频电路则可采用解频芯片LM567，将其第1、2端分别通过一电容C1、C2接地，第3端通过电阻R1和电容C3的串联电路接地，第4端接电源正极，第5、6端并联，并通过电阻R2和电容C4的串联电路接地，第7端接地，第8端为解频输出端。为便于调节解频芯片的频率，使其与报时信号的频率一致，所说的芯片的第5端可通过一可变电阻R2和电容C4的串联电路接地，第6端接可变电阻R2的调节端。
以下结合附图对本实用新型的实施例作详细说明。
图1为本实施例的电路图；如图所示，本实施例由依次连接的收音电路、音频信号解频电路和与之连接的微型计算机组成。其中的收音电路可直接采用现有的收音机的电路，这里不再赘述。微型计算机的输出端用于连接钟表的显示器或控制其机械结构。本实施例的音频信号解频电路包括一解频芯片LM567，它的第1、2端分别通过各自的电容C1、C2接地，其第3端通过电阻R1和电容C3的串联电路接地，第4端接电源正极，第5端通过可变电阻R2和电容C4的串联电路接地，第6端接于可变电阻R2的调节端，第8端将经解频的信号送入微型计算机。
本实施例的微型计算机进行数据分析时按以下方式进行1、主程序
2、定时中断程序
使用本实用新型可以免去调节钟表的繁琐事物，并能保证时间显示的准确。另外，本实用新型的结构简单、成本低，便于普及。
权利要求1.一种钟表自动校时装置，其特征是它包括依次连接的解频电路和数据处理及信号输出电路。
2.根据权利要求1所述的钟表自动校时装置，其特征是它由依次连接的收音电路、解频电路和数据处理及信号输出电路组成。
3.根据权利要求1或2所述的钟表自动校时装置，其特征是所说的数据处理及信号输出电路为一微型计算机。
4.根据权利要求3所述的钟表自动校时装置，其特征是所说的解频电路包括解频芯片LM567，其第1、2端分别通过一电容C1、C2接地，第3端通过电阻R1和电容C3的串联电路接地，第4端接电源正极，第5、6端并联，并通过电阻R2和电容C4的串联电路接地，地7端接地，第8端为解频输出端。
5.根据权利要求4所述的钟表自动校时装置，其特征是所说的芯片的第5端通过一可变电阻R2和电容C4的串联电路接地，第6端接可变电阻R2的调节端。
专利摘要本实用新型为一种钟表自动校时装置。它包括依次连接的解频电路和数据处理及信号输出电路。本实用新型是利用电台或电视台发出的报时信号对钟表进行调整的,使用本实用新型可以免去调节钟表的繁琐事物,并能保证时间显示的准确。另外,本实用新型的结构简单、成本低,便于普及。
文档编号G04B18/00GK2272587SQ96227989
公开日1998年1月14日 申请日期1996年5月30日 优先权日1996年5月30日
发明者龚永康 申请人:龚永康