专利名称：一种二乘二取二主备控制切换系统和方法
技术领域：
本发明涉及铁路通信技术领域，更具体地说，涉及一种二乘二取二主备控制切换
系统和方法。
背景技术：
当今的铁路通信通常使用铁路信号控制系统完成相关信号设备的控制功能，目前 铁路信号控制系统中推荐采用二乘二取二系统，系统采取由两套完全相同的安全控制系构 成，每个系由两个CPU协同工作，每个CPU独立完成数据输入、逻辑运算、结果输出功能当且 仅当两个CPU的输入和逻辑运算结果完全相同时，本系才能正常工作。 其中任一套安全控制系统可单独工作，两套系统互为热备用，保证系统在其中一 系出现故障的情况下能够继续正常工作。在所述二乘二取二系统正常运行时，每系的工作 状态为主系、从系或待机中的一种。运行过程中，每系需要结合双系运行情况实时调整自身 的工作状态，以保证在系统单点故障时能及时切换主控单元，目前的二乘二取二系统使用 的主备控制切换系统主要是通过信号线连接，基于独立的判决模块实现，如图1所示的控 制系统是一种典型的基于独立判决模块实现的二乘二取二系统。 然而，此种切换结构和切换方法存在由于判决模块的故障而影响系统系统正常控 制功能的问题，并且主备切换误动作的概率较大，不能满足控制系统安全切换的要求。
发明内容
有鉴于此，本发明提供一种二乘二取二主备控制切换系统和方法，以实现主备控 制切换不受判决模块故障影响和降低主备切换的误动作率。 —种二乘二取二主备控制切换系统，包括两个相同的控制系，每个控制系分别设 有第一 CPU和第二 CPU : 本系通信模块，设在所述两个CPU之间，用于第一 CPU获取所述第二 CPU中的运行 状态数据； 系间通信模块，用于第一CPU获取另一系的系间通信模块所传输的另一系第一 CPU的运行状态数据； 所述第一CPU，用于接收同一计算周期内系间通信模块传送的数据，并校验接收的 数据的真实性、正确性和有序性，并输出数据； 计算第一 CPU本系运行状态数据和所述输出数据，得到本系预控制状态；
接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验，并将 校验后的数据与所述第一 CPU的本系预控制状态比较和计算，生成目标控制结果；
根据所述目标控制结果进行状态切换。 优选地，所述系统还包括与所述控制系连接的外通信模块，用于更新输入输出设
备受控状态信息，作为计算预控制状态的参考信息和系间通信模块故障辅助信息。 优选地，所述本系通信模块具体为双口随机存储器DPRAM ;
所述系间通信模块和所述外通信模块具体为双口随机存储器DPRAM和输入/输出IO通信板。 优选地，所述CPU与系间通信板通过VME总线连接；所述DPRAM与10通信板经过光纤连接。 优选地，所述数据校验具体为校验数据的真实性、正确性和有序性。 —种二乘二取二主备控制切换方法，应用于所述二乘二取二主备控制切换系统，
所述系统包括两个控制系，每个控制系均包括第一 CPU和第二 CPU，包括 所述第一CPU接收同一计算周期内另一系CPU的运行状态数据，并校验接收的数
据的真实性、正确性和有序性，并输出数据； 计算本系运行状态数据和所述输出数据，得到本系预控制状态； 接收所述第二 CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述
第一 CPU的本系预控制状态比较和计算，生成目标控制结果； 根据所述目标控制结果进行状态切换。 优选地，所述方法还包括， 更新受控状态信息，作为计算本系的预控制状态的参考信息和系间通信模块故障辅助信息。 优选地，所述数据校验具体为校验数据的真实性、正确性和有序性。 从上述的技术方案可以看出，本发明实施例公开的二乘二取二主备控制切换系
统，采用计算本系CPU运行状态数据和接收另一系第一 CPU的运行状态数据，计算得到本系
预控制状态，并与本系第二 CPU计算得到预控制状态比较而生成系统目标控制结果的技术
方案，避免了现有技术中由于判决模块故障而产生的误动作；采用合理的数据校验模块，对
输入到CPU中的数据进行真实性、正确性和有序性的校验，降低了系统内传输数据的误码
率，从而使基于通信的主备控制切换达到高安全性的控制要求；另外，系统的系间通信模块
和外通信模块的使用，使得CPU可经由多条数据通道获取另一系的运行状态，有效降低了
由于某个通信模块的故障造成系统误动作，从而使基于通信的主备控制切换达到高可靠性
的控制要求。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中实现二乘二取二系统主备控制切换系统结构示意 图2a为本发明实施例一实现二乘二取二系统主备控制切换系统结构示意 图2b为本发明又一实施例实现二乘二取二系统主备控制切换系统结构示意 图3为本发明实施例一实现二乘二取二系统主备控制切换方法流程 图4为本发明又一实施例实现二乘二取二系统主备控制切换方法流程 图5为本发明实施例一二乘二取二系统主备控制切换示意图。
具体实施例方式
本发明实施例公开了一种基于通信的二乘二取二主备控制切换系统和方法，以实现减少判决模块误动作概率的目的。 本发明的总体构思在于采用计算第一 CPU本系运行状态数据和所述另一系第一CPU的运行状态数据，计算得到本系预控制状态，并与本系第二 CPU计算得到预控制状态比较而生成系统目标控制结果的技术方案，达到减少现有技术中由于判决模块故障而产生的误动作；数据传输中的数据校验步骤，使系统内传输数据的误码率的发明目的。
具体的实施方式如下 图2a示出了本发明实施例实现基于通信的二乘二取二系统主备控制切换系统结构，包括 两个相同的控制系，为了描述方便，以其中一个控制系进行描述控制系均包括第一 CPU2011和第二 CPU2012, 本系通信模块202，设在所述两个CPU之间，用于第一 CPU2011获取所述第二CPU2012中的运行状态数据； 系间通信模块203，用于获取另一系的系间通信模块206所传输的另一系第一CPU2051的运行状态数据； 所述第一 CPU2011，用于接收同一计算周期内系间通信模块203传送的数据并校验，并输出数据； 计算第一 CPU本系运行状态数据和所述输出数据，得到本系预控制状态；
接收本系通讯模块202传送的所述第二 CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述第一 CPU的预控制状态比较和计算，生成目标控制结果；
根据所述目标控制结果进行状态切换。 所述校验数据具体为校验数据的真实性、正确性和有序性。 本实施例公开的二乘二取二主备控制切换系统，采用计算本系CPU运行状态数据和接收另一系第一 CPU的运行状态数据，计算得到本系预控制状态，并与本系第二 CPU计算得到预控制状态比较而生成系统目标控制结果的技术方案，避免了现有技术中由于判决模块故障而产生的误动作；采用合理的数据校验模块，对输入到CPU中的数据进行真实性、正确性和有序性的校验，降低了系统内传输数据的误码率，从而使基于通信的主备控制切换达到高安全性的控制要求。 图2b示出了与所述控制系连接的外通信模块204，用于更新输入输出设备受控状
态信息，作为计算预控制状态的参考信息和系间通信模块故障辅助信息。 通过上述实施例可以看出，系统的系间通信模块和外通信模块的使用，使得CPU
可经由多条数据通道获取另一系的运行状态，有效降低了由于某个通信模块的故障造成系
统误动作，使基于通信的主备控制切换达到高可靠性的控制要求。 图3示出了实施例一的二乘二取二系统主备控制切换方法，包括以下步骤 步骤301 :所述第一 CPU接收同一计算周期内另一系CPU的运行状态数据； 本步骤具体为第一CPU2011接收到控制指令后，在同一计算周期内，接收到来自
系间通信模块203传送的另一系第一 CPU2051中当前运行状态数据包括 另一系当前控制状态和故障级别；
步骤302 :校验接收的数据的真实性、正确性和有序性，并输出数据，
本步骤具体为 通过源标识符(源ID)、目的标识符(目标ID)和数据类型标识符校验数据的真实性。每个CPU或10子系统均有唯一的24位源ID和目标ID标识符，标识数据源的子系统类型、系号、CPU号等。8位数据类型标识符表示该数据包的类型。数据接收方分别对源ID、目标ID和数据类型标识符进行校验，如果与预期数据相符，数据真实有效；
通过16位CRC校验数据的正确性，识别通信过程中可能产生的误码。如CRC校验不通过，则数据无效，丢弃该数据包； 数据发送方在周期运行过程中，设置一个消息计数器，并将该计数附带在数据包中发送。计数器每周期累加l。接收方对该计数进行校验，当计数比上一周期计数加l，认为该数据包有效。 步骤303 :计算本系CPU运行状态数据和校验后另一系第一 CPU的运行状态数据，
计算得到本系预控制状态； 所述本系CPU运行状态数据包括 本系当前控制状态和故障级别； 步骤304 :接收所述第二 CPU计算得到的预控制状态数据并校验，将所述校验后的
数据与所述第一 CPU的预控制状态比较，比较本系的两个CPU结果是否一致，如果本系两个
CPU的结果一致，进入步骤305，否则进入步骤306 ; 步骤305 :根据所述系统目标控制结果进行系统状态切换； 步骤306 :本系故障，退出运行。 图4示出了又一实施例实现二乘二取二系统主备控制切换方法，包括以下步骤
步骤401 :所述第一CPUlOll接收同一计算周期内系间通信模块203传送的数据；
步骤402 :校验接收的数据的真实性、正确性和有序性，并输出数据；
步骤403 :计算本系CPU运行状态数据和校验后另一系第一 CPU的运行状态数据，计算得到本系预控制状态； 步骤404 :接收所述第二 CPU计算得到的预控制状态数据并校验，将所述校验后的数据与所述第一 CPU的本系预控制状态比较，比较本系的两个CPU结果是否一致，如果本系两个CPU的结果一致，进入步骤405，否则进入步骤406 ; 步骤405 :根据所述系统目标控制结果进行系统状态切换，接收来自所述外通信模块204的更新输入输出设备受控状态信息；
步骤406 :本系故障，退出运行。 需要说明的是上述实施例中来自外通讯模块的数据，作为计算预控制状态的参考信息和系间通信通道故障辅助信息。 从以上实施例可以看出，两系之间的信息交换经过系间通信模块和所述外通信模块辅助完成，使得本系可经过多个独立的数据来源获取另一系的运行状态数据，有效避免了由于某个通信故障造成的双主状态。
图5示出了实施例一进行系统状态控制的具体情形和条件
系统控制状态包括主系、从系和待机三种状态
主系该系正常运行，且处于正常控制状态；
6
从系该系正常运行，且处于正常控制状态，且与主系同步；
待机该系存在故障或与主系不同步，且处于停止控制状态。
需要特别说明的是系统的控制级别为主系的控制优先级最高，从系其次，待机最低。在任何情况下只能有一个主系。
如图5所示 条件1 :本系系间通信模块、外通信模块同时出现故障，或者通信正常且本系出现
比另一系更为严重的运行故障时，另一系系状态由从系状态转换为主系状态； 条件2 :本系系间通信模块、外通信模块均有故障，但并非同时出现故障，或者通
信正常且本系出现更为严重的运行故障时，本系状态由从系状态转换为待机状态； 条件3:同条件1; 条件4 :本系故障严重，本系状态从主系状态转换为待机状态； 条件5 :连续三个运算周期与主系通信正常且运行与主系同步，同时，本系无故障，本系状态由待机状态转换为从系状态。 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。 本领域技术人员可以理解，可以使用许多不同的工艺和技术中的任意一种来表示信息、消息和信号。例如，上述说明中提到过的消息、信息都可以表示为电压、电流、电磁波、磁场或磁性粒子、光场或以上任意组合。 专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。 结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程R0M、电可擦除可编程R0M、寄存器、硬盘、可移动磁盘、CD-R0M、或技术领域内所公知的任意其它形式的存储介质中。 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
一种二乘二取二主备控制切换系统，其特征在于，包括两个相同的控制系，每个控制系分别设有第一CPU和第二CPU本系通信模块，设在所述两个CPU之间，用于第一CPU获取所述第二CPU中的运行状态数据；系间通信模块，用于第一CPU获取另一系的系间通信模块所传输的另一系第一CPU的运行状态数据；所述第一CPU，用于接收同一计算周期内系间通信模块传送的数据，并校验接收的数据，并输出数据；计算第一CPU本系运行状态数据和所述输出数据，得到本系预控制状态；接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述第一CPU的本系预控制状态比较和计算，生成目标控制结果；根据所述目标控制结果进行状态切换。
2. 根据权利要求1所述的系统，其特征在于，还包括与所述控制系连接的外通信模块，用于更新输入输出设备受控状态信息，作为计算预控制状态的参考信息和系间通信模块故障辅助信息。
3. 根据权利要求2所述的系统，其特征在于，所述本系通信模块具体为双口随机存储器DPRAM ;所述系间通信模块和所述外通信模块具体为双口随机存储器DPRAM和输入/输出10通信板。
4. 根据权利要求1所述的系统，其特征在于，所述CPU与系间通信板通过VME总线连接；所述DPRAM与10通信板经过光纤连接。
5. 根据权利要求1所述的系统，其特征在于，所述数据校验具体为校验数据的真实性、正确性和有序性。
6. —种二乘二取二主备控制切换方法，应用于所述二乘二取二主备控制切换系统，所述系统包括两个控制系，每个控制系均包括第一 CPU和第二 CPU，其特征在于，包括所述第一 CPU接收同一计算周期内另一系CPU的运行状态数据并校验，并输出数据；计算本系运行状态数据和所述输出数据，得到本系预控制状态；接收所述第二 CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述第一CPU的本系预控制状态比较和计算，生成目标控制结果；根据所述目标控制结果进行状态切换。
7. 根据权利要求6所述的方法，其特征在于，还包括，更新受控状态信息，作为计算本系的预控制状态的参考信息和系间通信模块故障辅助信息。
8. 根据权利要求1所述的系统，其特征在于，所述数据校验具体为校验数据的真实性、正确性和有序性。
全文摘要
本发明实施例公开一种二乘二取二主备控制切换系统，包括本系通信模块，用于第一CPU获取所述第二CPU中的运行状态数据；系间通信模块，用于第一CPU获取另一系的系间通信模块所传输的另一系第一CPU的运行状态数据；所述第一CPU，用于接收同一计算周期内系间通信模块传送的数据，并校验接收的数据，并输出数据；计算第一CPU本系运行状态数据和所述输出数据，得到本系预控制状态；接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验，并将校验后的数据与所述第一CPU的预控制状态比较和计算，生成目标控制结果；根据所述结果进行状态切换。本发明还公开了与所述系统对应的方法，实现了减少现有技术中由于判决模块故障而产生的误动作和系统内传输数据的误码率。
文档编号G05B19/418GK101694588SQ20091023543
公开日2010年4月14日 申请日期2009年10月14日 优先权日2009年10月14日
发明者佘晓丽, 周夏芳, 孙寿龙, 孙志科, 崔新民, 张利峰, 李民, 赵晓东, 邱兆阳, 邱锡宏, 邵峰 申请人:北京全路通信信号研究设计院;