专利名称：一种基于优化psm调制模式的自适应电压调节器的制作方法
技术领域：
本发明属于电力电子技术领域，用于面向处理器(CPU或DSP)负载的具有数字控 制功能的电源电压的自适应在线调节。
背景技术：
近年来，随着集成电路集成度的提高，集成电路的功率密度越来越大，现在的处理 器功耗可达一百多瓦，散热器体积庞大且价格昂贵。同时，电池技术的发展速度远远落后于 集成电路对电能的需求，这已成为制约集成电路发展的重要因素。很多复杂的电子部件，如中央处理器(CPU)和数字信号处理器(DSP)，都能在不同 的时钟频率下工作。高频工作的数字电路中，门电路的开关功耗是功耗的主要组成部分， 开关功耗与工作频率成正比，与工作电压的平方成正比。对于给定的工作任务，CPU或DSP 完成任务所需的时钟周期个数是确定的，只降低CPU或DSP的工作频率而不改变其工作电 压，完成此任务消耗的总能量是不变的。而在工作频率固定时，适当降低CPU或DSP的电 源电压，其消耗的能量将明显减小。根据不同的工艺偏差、温度和负载工作频率实时地自 适应调节负载供电电压，使其能量消耗最小化，这种低功耗方法称为自适应电压调节(AVS， Adaptive Voltage Scaling)。现有的自适应电压调节方法主要有以下几种。l)Mukti Barai等人利用ADC、 DPID、DPWM构成控制环路做成自适应DC-DC变换器(见文献“Dual-Mode Multiple-Band Digital Controller for High-Frepuency DC-DC Converter，，，Power Electronics, IEEE Transactions on Volume 24，Issue 3，March 2009 Page (s) :752_766)，但此法需 要数字环路补偿(而数字环路补偿通常需要经过建模得到补偿参数，而建模所得的参数 不可能非常精确，这样必然会导致补偿环路或多或少地产生振荡现象；并最终导致输出 电压不稳定)；2)Shidhartha Das等人根据电压调节过程中负载电路(CPU或DSP)的运 行出错率来调节电压，同时用错误校正机制来纠正错误来实现自适应电压调节(见文献 ”Razor II :In Situ Error Detection and Correction for PVT and SER Tolerance，，， Solid-State Circuits，IEEE Journal of Volume 44,Issue 1,Jan. 2009Page (s) :32_48)， 但此法实现复杂，且系统纠错耗费时间。3)Dae ffoon Kang等人基于有限状态机设计了 全数字的不需要PID(比例、积分和微分)补偿的自适应Buck功率变换器(见文献“A High-Efficiency Fully Digital Synchronous Buck Converter Power Delivery System Based on a Finite-State Machine",Very Large Scale Integration(VLSI)Systems,IEEE Transactions on Volume 14，Issue 3，March 2006 Page (s) :229_240)，但其电路实现较 本发明所述方法更为复杂。PSM (Pulse Skip Modulation)是功率变换系统的一种新型调制模式，通过跳过一 定的时钟周期调节输出电压，当输出电压高于设定值的时候，功率管控制信号跳过、不导通 功率管；当输出电压低于设定值时，功率管控制信号有脉冲信号导通功率管。PSM控制器具 有轻负载下效率高、鲁棒性强、响应速度快、抗干扰能力强、电磁兼容特性好等优点。
发明内容
本发明提供一种基于优化PSM调制模式的自适应电压调节器，该自适应电压调节 器能够根据负载处理器当前工作时钟频率的不同自适应地调节负载处理器的工作电压，保 证负载处理器在给定的工作时钟频率下工作电压最低，从而有效地降低负载处理器的功 耗。同时，采用PSM调制模式的自适应电压调节器具有轻载下效率高、鲁棒性强、响应速度 快、抗干扰能力强、电磁兼容特性好等优点。本发明的基本思路是对于处理器为代表的大规模数字电路，当其中的关键路径 (负载处理器中最长的工作路径)延迟小于一个时钟周期时，可以正常工作。而关键路径延 迟与其工作电压成反比，过低的工作电压将增大关键路径的延迟从而使处理器不能正常工 作。采用延迟线复制负载处理器的关键路径，采用负载处理器工作时钟的N分频信号作为 延迟测试信号，用触发器检测延迟测试信号在延迟线中传输速度是否达到要求。当负载处 理器在一定工作频率下，若工作电压VDD过高，延迟测试信号能够通过延迟线，则设法关断 外部功率变换器的功率开关管、或采用一个由状态机实现的具有较小占空比的栅控信号导 通外部功率变换器的功率开关管以降低工作电压；当延迟测试信号不能通过延迟线，则采 用一个由状态机实现的具有较大占空比的栅控信号导通外部功率变换器的功率开关管以 提高工作电压，最终实现保证负载处理器在给定的工作时钟频率下工作电压最低，从而有 效地降低负载处理器的功耗。本发明详细技术方案为一种基于优化PSM调制模式的自适应电压调节器，如图1所示，包括一个时钟信号 产生器CLKG、一段延迟线、两个触发器DO和D1、一个状态机和一个数字PWM信号产生电路。 外部时钟信号源为时钟信号产生器CLKG提供参考时钟信号CLK_REF;时钟信号产生器CLKG 根据外部负载处理器请求的工作频率的控制信号CLKG_Ctrl产生三个时钟信号负载处理 器时钟信号CLK_CPU、延迟线复位信号RST和延迟测试信号TCLK ；所述延迟线复位信号RST 和延迟测试信号TCLK为负载处理器时钟信号CLK_CPU的N分频信号，N为大于等于2的整 数，且延迟线复位信号RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟 信号CLK_CPU的时钟周期；其中，延迟线复位信号RST同时输入到延迟线复位端、触发器DO 的边沿触发端和触发器D2的边沿触发端；延迟测试信号TCLK输入到延迟线的延时测试端； 负载处理器时钟信号CLK_CPU输入到负载处理器的时钟信号输入端。外部功率变换器的输 出电压VDD同时为外部负载处理器和延迟线供电；延迟线的输出信号0X分成两路一路输 入到触发器D1的数据输入端，另一路经过一个延迟单元后输入到触发器DO的数据输入端； 触发器DO锁存的延迟信号E0和触发器D1锁存的延迟信号E1分别输入到状态机，状态机 产生一个M位的数字信号dM_lClM_2…屯屯并输入到数字PWM信号产生电路，数字PWM信号产 生电路产生不同占空比的PWM信号用于控制外部功率变换器中主开关管的导通或截止。上述方案中，所述延迟线长度超过外部负载处理器关键路径长度L，超过部分AL 为长度裕度(AL为外部负载处理器关键路径长度L的5% 25% )。本发明所述的基于优化PSM调制模式的自适应电压调节器，具有以下优点1、在轻负载时效率较采用PWM调制模式的自适应电压调节器高。功率变换器处于轻负载或者待机状态时，由于负载上流过电流较小，功率开关管 导通损耗可以忽略，开关损耗成为系统的主要功耗来源。轻载时，优化PSM调制模式通过跳过时钟周期(即队=0)，使功率管的开关次数减少，从而降低开关损耗，达到了提高功率变 换效率的目的。2、环路不需要补偿，电路结构简单，易于实现。传统的自适应电压调节器采用PWM调制模式，需要经过复杂的环路建模确定补偿 参数；使用优化PSM调制模式的最大的优点之一就是不需要环路补偿。同时，由图1可以看 出，本发明提出的自适应电压调节器结构极其简单，电路实现方便。且可以全数字实现，易 于小尺寸工艺集成。3、输出电压纹波较小。采用优化PSM调制模式，在最大可用占空比D2和最小占空比Dq间插入过渡占空比 D”输出电压纹波更小。图1所示的基于优化PSM调制模式的自适应电压调节器可以完全用数字设计中的 标准单元实现，可以在更小工艺尺寸下集成，易于电路的移植和修改，顺应了集成电路发展 的趋势。本发明特别适合于便携式产品的电源管理芯片。将CPU的时钟信号作为此电路的 输入信号，自适应电压调节器自动将CPU电压调节到保证电路正常工作的最低值，能有效 减低CPU的能量消耗。
图1为本发明提供的基于优化PSM调制模式的自适应电压调节器电路结构示意 图。图2为本发明提供的基于优化PSM调制模式的自适应电压调节器中延迟线的电路 结构图。图3为本发明提供的基于优化PSM调制模式的自适应电压调节器中状态机工作状 态转换示意图。图4为本发明提供的基于优化PSM调制模式的自适应电压调节器正常工作的时序 图。
具体实施方案一种基于优化PSM调制模式的自适应电压调节器，如图1所示，包括一个时钟信号 产生器CLKG、一段延迟线、两个触发器DO和D1、一个状态机和一个数字PWM信号产生电路。 外部时钟信号源为时钟信号产生器CLKG提供参考时钟信号CLK_REF;时钟信号产生器CLKG 根据外部负载处理器请求的工作频率的控制信号CLKG_Ctrl产生三个时钟信号负载处理 器时钟信号CLK_CPU、延迟线复位信号RST和延迟测试信号TCLK ；所述延迟线复位信号RST 和延迟测试信号TCLK为负载处理器时钟信号CLK_CPU的N分频信号，N为大于等于2的整 数，且延迟线复位信号RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟 信号CLK_CPU的时钟周期；其中，延迟线复位信号RST同时输入到延迟线复位端、触发器DO 的边沿触发端和触发器D2的边沿触发端；延迟测试信号TCLK输入到延迟线的延时测试端； 负载处理器时钟信号CLK_CPU输入到负载处理器的时钟信号输入端。外部功率变换器的输 出电压VDD同时为外部负载处理器和延迟线供电；延迟线的输出信号0X分成两路一路输入到触发器D1的数据输入端，另一路经过一个延迟单元后输入到触发器DO的数据输入端； 触发器DO锁存的延迟信号E0和触发器D1锁存的延迟信号E1分别输入到状态机，状态机 产生一个M位的数字信号dM_lClM_2…屯屯并输入到数字PWM信号产生电路，数字PWM信号产 生电路产生不同占空比的PWM信号用于控制外部功率变换器中主开关管的导通或截止。上述方案中，所述延迟线长度超过外部负载处理器关键路径长度L，超过部分AL 为长度裕度(AL为外部负载处理器关键路径长度L的5% 25% )。下面结合附图对本发明进行进一步说明。本发明提供的基于优化PSM调制模式的自适应电压调节器，其外部负载处理器可 以是CPU、DSP或其它数字处理部件，功率变换器可以是B00St、BUck或其它拓扑结构的功率 变换器。以下以负载处理器为CPU、功率变换器为Buck拓扑结构的功率变换器为例对本发 明工作过程加以说明。Buck功率变换器的输出端VDD给CPU和延迟线同时供电；外部时钟信号源为时钟 信号产生器CLKG提供参考时钟信号CLK_REF ；时钟信号产生器CLKG根据外部负载处理器 请求的工作频率的控制信号CLKG_Ctrl产生三个时钟信号负载处理器时钟信号CLK_CPU、 延迟线复位信号RST和延迟测试信号TCLK ；所述延迟线复位信号RST和延迟测试信号TCLK 为负载处理器时钟信号CLK_CPU的N分频信号，N为大于等于2的整数，且延迟线复位信号 RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟信号CLK_CPU的时钟周 期。根据延迟测试信号TCLK在延迟线中的传输情况判断功率变换器的输出电压是否能使 CPU的关键路径正常工作，并根据检测的结果调节功率变换器的输出电压，保证CPU在需要 处理任务时能正常工作，同时通过降低其供电电压最大限度地降低负载CPU能量消耗。设负载处理器时钟信号CLK_CPU频率为f，周期为Ts = 1/f，当VDD较高时，测试信 号TCLK将在一个时钟周期Ts内传输到两个触发器的数据输入端，CPU可以正常工作；反之， 当VDD较低时，测试信号TCLK在一个时钟周期Ts内不能传输到两个触发器的数据输入端， 则CPU不能正常工作；当在一个时钟周期Ts内TCLK刚好传输到两个触发器的数据输入端 时，CPU中的关键路径延迟为Ts的L/(L+AL)倍，则此时CPU的供电电压VDD在保证留有一 定裕度的前提下最低。在自适应电压调节器控制下，Buck功率变换器为CPU负载提供电源，延迟测试信 号TCLK是负载处理器时钟信号CLK_CPU的N分频时钟(每经过N个时钟周期Ts进行一次 延迟测试，以下叙述过程中设N = 2)；延迟线复位信号RST与延迟测试信号TCLK频率相同， 但延迟线复位信号RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟信 号CLK_CPU的时钟周期。电压和频率调节完成后系统正常工作过程的具体时序如图4所示。当VDD过低时(此时延迟线处于欠压状态)，在一个时钟周期1内，延迟测试信号 TCLK的高电平不能传输到延迟线的输出端，此时延迟线输出信号0X为低电平，延迟线输出 信号0X经过延迟单元后的信号0Y也为低电平。因为延迟线复位信号RST比延迟测试信号 TCLK滞后一个时钟周期Ts，当RST上升沿出现时，触发器D1将延迟线输出信号0Y锁存， 触发器DO将延迟单元输出信号0Y锁存。触发器DO输出的信号E0和触发器D1输出的信 号E1均为低电平信号，S卩{EpEj =00，如果状态机当前状态为5,(1 = 0或1)，则状态机 下一状态为Si+1(i = 0或1)且数字PWM信号产生电路产生占空比为Di+1(i = 0或1)的信 号；如果状态机当前状态为S2，则状态机下一状态仍为S2，功率管导通占空比不变。输出电压VDD开始上升，由于过渡占空比Di的存在，使输出电压纹波更小。当VDD过高时(此时延迟线处于过压状态)，在一个时钟周期Ts内，延迟测试信号 TCLK的高电平能够传输到延迟线的输出端，此时延迟线输出信号0X为高电平，延迟线输出 信号0X经过延迟单元后的信号0Y也为低电平。因为延迟线复位信号RST比延迟测试信号 TCLK滞后一个时钟周期Ts，当RST上升沿出现时，触发器D1将延迟线输出信号0Y锁存， 触发器DO将延迟单元输出信号0Y锁存。触发器DO输出的信号E0和触发器D1输出的信 号E1均为高电平信号，S卩{EpEj = 11，如果状态机当前状态= 1或2)，则状态机 下一状态为SgG = 1或2)且数字PWM信号产生电路产生占空比为DgG = 1或2)的信 号；如果状态机当前状态为&，则状态机下一状态仍为&，功率管导通占空比不变。输出电 压VDD开始下降，由于过渡占空比Di的存在，使输出电压纹波更小。0X为高电平时，如果0Y 为低，即{EpEj = 10，则说明输出电压不高也不低，此时如果状态机当前状态=0， 1或2)，则状态机下一状态仍为Si (i = 0，1或2)不变。上述的基于优化PSM调制模式的自适应电压调节器使得当CPU中关键路径延迟 过大时，导通一个时钟周期从而提高VDD电压，减小关键路径延迟；当CPU中关键路径延迟 过小时，跳过一个时钟周期从而使VDD电压降低，降低CPU的能量消耗。延迟线的长度定为 L+A L，使得CPU关键路径的延迟自适应地调节到Ts的L/(L+AL)倍，在保证延迟量留有一 定裕度的情况下将VDD调节到最低，最大限度地降低负载CPU的能量消耗。假设功率变换器 输出电压稳定后其输出电压纹波为A V，电压纹波A V的存在不会影响CPU的正常工作。负 载CPU的临界延迟时间为TS的L/(L+AL)倍，典型值可取L/(L+AL)为80%，此时AL长 度为L的25% ( A L过小，受工艺偏差或输出电压的纹波的影响，功率变换器的输出电压可 能不能保证负载正常工作；AL过大，会造成在给定的工作频率下，负载电压过高，不能最 大限度地节省能量)。图4是系统正常工作时的时序图，CLK_CPU、TCLK、RST是由CLKG产生的三个时钟信 号。其中TCLK和RST是CLK_CPU的N分频(每经过N个时钟周期Ts进行一次延迟测试)， 在图2中N = 2。RST比TCLK滞后一个Ts时钟周期。延迟线由长度为L和A L的两部分构成，如图4所示，每部分都由带有一个反相输 入端的或非门级联而成。长度为L的部分是CPU关键路径的复制，长度为AL的部分是延 迟线长度的裕度。若用VIN表示Buck功率变换器的输入电压，VDD表示输出电压，D表示功率管的开 管(导通)占空比，L表示储能电感值，TP表示CLK_PoWer的时钟周期，DMX表示功率变换 器工作于DCM模式下可用的最大占空比。若进一步要求功率变换器工作在DCM模式，则有
权利要求
一种基于优化PSM调制模式的自适应电压调节器，包括一个时钟信号产生器CLKG、一段延迟线、两个触发器D0和D1、一个状态机和一个数字PWM信号产生电路；外部时钟信号源为时钟信号产生器CLKG提供参考时钟信号CLK_REF；时钟信号产生器CLKG根据外部负载处理器请求的工作频率的控制信号CLKG_Ctrl产生三个时钟信号负载处理器时钟信号CLK_CPU、延迟线复位信号RST和延迟测试信号TCLK；所述延迟线复位信号RST和延迟测试信号TCLK为负载处理器时钟信号CLK_CPU的N分频信号，N为大于等于2的整数，且延迟线复位信号RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟信号CLK_CPU的时钟周期；其中，延迟线复位信号RST同时输入到延迟线复位端、触发器D0的边沿触发端和触发器D2的边沿触发端；延迟测试信号TCLK输入到延迟线的延时测试端；负载处理器时钟信号CLK_CPU输入到负载处理器的时钟信号输入端；外部功率变换器的输出电压VDD同时为外部负载处理器和延迟线供电；延迟线的输出信号OX分成两路一路输入到触发器D1的数据输入端，另一路经过一个延迟单元后输入到触发器D0的数据输入端；触发器D0锁存的延迟信号E0和触发器D1锁存的延迟信号E1分别输入到状态机，状态机产生一个M位的数字信号dM 1dM 2…d1d0并输入到数字PWM信号产生电路，数字PWM信号产生电路产生不同占空比的PWM信号用于控制外部功率变换器中主开关管的导通或截止。
2.根据权利要求1所述的一种基于优化PSM调制模式的自适应电压调节器，其特征在 于，所述延迟线的长度裕度AL为外部负载处理器关键路径长度L的5% 30%。
3.根据权利要求1或2所述的一种基于优化PSM调制模式的自适应电压调节器，其特 征在于，所述延迟线由带一个反相输入端的或非门级联而成。
4.根据权利要求1或2所述的一种基于PSM调制模式的自适应电压调节器，其特征在 于，所述数字PWM信号产生电路产生的优化PSM调制信号的最大占空比D2为其中VDD_表示外部功率变换器输出电压的最小值，Vinmax表示外部功率变换器输入电 压的最大值；最小占空比DO为零冲间占空比Dl = Dmx/2或Dl为(0，Dmx)之间的其它值。
全文摘要
一种基于优化PSM调制模式的自适应电压调节器，属于电力电子技术领域，用于负载处理器(CPU或DSP)电源电压的自适应在线调节。该自适应电压调节器采用延迟线复制负载处理器的关键路径，采用负载处理器工作时钟的N分频信号作为延迟测试信号，用触发器检测延迟测试信号在延迟线中传输速度是否达到要求。当负载处理器在一定工作频率下，若工作电压VDD过高，延迟测试信号能够通过延迟线，则设法关断外部功率变换器的功率开关管以降低工作电压；当延迟测试信号不能通过延迟线，则设法采用不同占空比的优化PSM调制信号导通外部功率变换器的功率开关管以提高工作电压，最终实现保证负载处理器在给定的工作时钟频率下工作电压最低，从而有效地降低负载处理器的功耗。
文档编号G05F1/56GK101995894SQ20101028305
公开日2011年3月30日 申请日期2010年9月16日 优先权日2010年9月16日
发明者张波, 李江昆, 李航标, 甄少伟, 罗萍, 贺雅娟 申请人:电子科技大学