专利名称：一种快速模拟量/开关量记录测试装置的制作方法
技术领域：
本实用新型涉及一种系统记录性能的测试装置，尤其涉及一种事件顺序记录 (SOE)系统记录性能的测试装置。
背景技术：
随着数字化仪控在新一代核电站应用的逐步深入，对于事故后事件顺序记录能力 的要求将不局限于对于开关量触发事件的顺序记录，还需对于模拟量进行快速记录。事件 顺序记录系统是核电仪控系统中用于异常事件记录的仪控子系统，其记录的事件发生时 间、首发事件和连锁发生事件的时间间隔顺序是事故后系统故障和异常分析的最重要依 据，因此事件顺序记录系统的准确性与精确性等性能指标合格与否对于核电站的安全运行 至关重要，采用测试工具(设备)对事件顺序记录系统记录的准确性等性能指标进行测试 与校验是非常必要的。在现有的顺序记录系统的测试装置中，只能产生特定顺序的周期开关量信号，而 且测试信号配置的时间间隔有限，只能配置某个特定时间段内的信号。对于长时间段信号 的配置，只能通过短时间段的信号重复触发实现。此外，在现代核电站的事故后的分析中， 往往需要比较模拟量某个变化点的时间与某组开关量信号之间的关系。但是，现有开关量 事件顺序记录系统的测试装置只能实现特定间隔的开关量通道的信号输出，无法实现模拟 复杂的工况信息。北京国电智森控制技术有限公司在2008年提交的申请号为200810239664. 8的实 用新型申请“一种事件顺序记录测试信号发生器及其测试方法”；云南电力试验研究院(集 团)有限公司电力研究院在2009年授权的专利号为200820199874. 4的实用新型专利“电 网设备SOE高速分辨率测试信号发生器”;上述专利文献公布的测试装置都未涉及到具有对 于事件顺序记录系统记录模拟量性能的测试功能，且对于系统的扩展性不够灵活，无法实 现对于大型事件顺序记录系统分散式记录的特点；而该类实用新型专利所涉及的测试方法 只能对于某个或多个特定序列在某个时间段内触发的模拟，无法实现对于输出信号触发顺 序的任意配置。此外，上述两个专利以及现有的SOE测试装置产品所述的实现方案中，均未考虑 以下3点技术问题(1)高速率的数据交互；由于原有的SOE测试装置主要针对开关量信号的测试，而开关量信号的数据比较 简单，1个字节就可以表示8个通道的状态，数据的通讯量比较有限，在技术方案中未考虑 数据交互方式对SOE测试装置性能的影响。而对于模拟量输出信号，一个精度为16bit的 模型量输出信号，需采用2个字节表示。一块8通道的模拟量输出卡件，需要16个字节表 示。而且模拟量信号不同于开关量输出信号，开关量输出信号基本是非连续的、突发的输出 信号，而模拟量输出信号需要产生实时连续变化信号，所以对于带有模拟量输出信号测试 功能的SOE测试装置，大批量数据交互和数据同步精确输出控制方法是实现该功能的关键
3点与难点。(2)数据交互的双向性；由于原有的SOE测试装置都是对信号的输出进行控制，数据传输为单向传输，流 向为从上至下的传输(上位机_控制模块-输出模块)，所以原有SOE测试装置输出精度的 保障只能通过提高同步时钟精度与输出控制精度来保证输出信号的真实有效性。(3)模块化结构；现有的SOE测试装置只针对开关量信号的输出，采用了单一的系统结构，一般只 通过一块控制器去控制各输出端口或者通过简单的扩展模块输出信号，无专用的数据交互 格式定义，只能输出单一的开关量输出信号，无法扩展其它类型输出信号。综上所述，现有的SOE测试装置未能通过简单的扩展实现模拟量测试输出功能， 未能实时判断输出信号是否满足输出控制的要求。
实用新型内容本实用新型所要解决的技术问题是提供一种快速模拟量/开关量记录测试装置， 实现开关量与模拟量同步输出控制，并提高系统输出类型的可扩展能力。本实用新型为解决上述技术问题而采用的技术方案是提供一种快速模拟量/开 关量记录测试装置，包括核心控制模件、通讯同步分发模件、开关量输出模件以及为上述模 块提供电源的电源模件，其中，所述测试装置还包括模拟量输出模件，所述核心控制模件通 过以太网与上位机连接，并通过PCI总线与所述通讯同步分发模件连接；所述通讯同步分 发模件通过高速I/O总线和同步控制线连接至所述模拟量输出模件和所述开关量输出模 件，并且通过同轴电缆连接至GPS接收装置，所述通讯同步分发模件与所述上位机通过所 述GPS接收装置实现时间基准的同步。上述的快速模拟量/开关量记录测试装置，其中，所述通讯同步分发模件包括通 过内部高速总线相连的FPGA核心处理器、DC/DC电路、电源稳压电路、485电路、高精度晶振 电路、光耦隔离电路、FLASH和SRAM，所述FPGA核心处理器配置成同步分发模块与通讯控制 模块，所述通讯处理模块通过外部总线连接FLASH与SRAM，扩展其数据存储区域，所述同步 分发模块直接采用硬件描述语言配置而成。上述的快速模拟量/开关量记录测试装置，其中，所述模拟量输出模件包括模拟 量信号输出卡件与模拟量输出后传卡件，两者通过背板连接器和所述通讯背板模件连接， 两者分别位于通讯背板模件两侧，与通讯背板模件垂直。上述的快速模拟量/开关量记录测试装置，其中，所述模拟量信号输出卡件包括 模拟量信号输出卡件包括第一 DSP微处理器、第二 DSP微处理器、第一双口 RAM、第二双口 RAM、第一 SRAM和第二 SRAM ；所述第一 DSP微处理器通过第一内部总线和所述第一双口 RAM、第二双口 RAM相连；所述第二 DSP微处理器通过第二内部总线和所述第一双口 RAM、第 二双口 RAM相连；所述第一DSP微处理器通过第一内部总线与第一 SRAM连接用于输出控制 电路数据存储的扩展，并经光耦隔离电路和同步控制线相连同步控制模拟量信号的输出与 采集；所述第二DSP微处理器通过第二内部总线与第二 SRAM连接用于输出控制电路数据存 储的扩展，并通过485电路和高速I/O总线相连完成通讯收发。上述的快速模拟量/开关量记录测试装置，其中，所述开关量输出模件包括开关量信号输出卡件与开关量输出后传卡件，所述开关量信号输出卡件包括第一 MEGA8微处 理、第二 MEGA8微处理、第一双口 RAM和第二双口 RAM ；所述第一 MEGA8微处理通过第一内 部总线和所述第一双口 RAM、第二双口 RAM相连；所述第二 MEGA8微处理通过第二内部总线 和所述第一双口 RAM、第二双口 RAM相连；所述第一 MEGA8微处理经光耦隔离电路和同步控 制线相连同步控制开关量输的输出与采集；所述第二 MEGA8微处理通过485电路和高速I/ 0总线相连完成通讯收发。本实用新型对比现有技术有如下的有益效果本实用新型提供的快速模拟量/开 关量记录测试装置，增加了模拟量输出模件，并通过所述通讯同步分发模件实现开关量与 模拟量同步输出控制，从而提高系统输出类型的可扩展能力。此外，本实用新型提供的快速 模拟量/开关量记录测试装置，模拟量输出模件和开关量输出模件采用双CPU和两个双口 RAM，不但可以实现数据的实时输出控制，也可实现输出数据的实时采集反馈。
图1为本实用新型的快速模拟量/开关量记录测试装置组成结构图；图2为图1中通讯同步分发模件组成结构图；图3为图1中模拟量输出模件组成结构图；图4为图1中开关量输出模件组成结构图；图5为本实用新型的快速模拟量/开关量记录测试系统执行过程流程图；图6为本实用新型的快速模拟量/开关量记录测试系统数据交互通讯过程图；图7为本实用新型实施例的多区域快速模拟量/开关量记录测试系统组成结构 图；图8为本实用新型实施例中模拟量输出模件中数据交互部分的详细示意图。图中1上位机2以太网3以太网交换机[0030]4快速模拟量/开关量记录测试装置5GPS接收装置[0031]6SOE记录系统7核心控制模件8通讯同步分发模件[0032]9模拟量输出模件10开关量输出模件11通讯背板模件[0033]12电源模件13辅助电源模件14PCI总线[0034]15高速I/O总线16同步控制线17同轴电缆[0035]901第一 DSP微处理902第二 DSP微处理903第一 SRAM[0036]904第一双口 RAM905第二双口 RAM906普通晶振电路[0037]907485电路908光耦隔离电路909DC/DC电路[0038]910电源稳压电路911ADC采样电路912高精度参考源电[0039]路[0040]913DAC输出电路914SPI总线915第一内部总线[0041]916第二内部总线917第二 SRAM[0042]1001第一 MEGA8微处理1002 第二 MEGA8 微处理 1003 第一双口 RAM[0043]1004第二双口 RAM1005普通晶振电路1006 电源稳压电路[0044]1007DC/DC电路1008光耦隔离电路1009 485 电路[0045]1010开关量输入电路1013第一内部总线1101FPGA核心处理器1104 FLASH1107电源稳压电路1110高精度晶振电路
1011开关量输出电路 1014第二内部总线 1102同步分发模块
1105SRAM
1108DC/DC 电路 1111内部高速总线
1012IO 接口
1103通讯控制模块
1106485 电路 1109光耦隔离电路 1112外部总线
具体实施方式
以下结合附图和实施例对本实用新型作进一步的描述。图1为本实用新型的快速模拟量/开关量记录测试装置组成结构图。请参见图1，本实用新型的快速模拟量/开关量记录测试装置包括核心控制模件 7、通讯同步分发模件8、开关量输出模件10以及为上述模块提供电源的电源模件12，其中， 所述测试装置还包括模拟量输出模件9，所述核心控制模件7通过以太网2与上位机1连 接，并通过PCI总线14与所述通讯同步分发模件8连接；所述通讯同步分发模件8通过高 速I/O总线15和同步控制线16连接至所述模拟量输出模件9和所述开关量输出模件10， 并且通过同轴电缆17连接至GPS接收装置5，所述通讯同步分发模件8与所述上位机1通 过所述GPS接收装置5实现时间基准的同步。采用上述的硬件结构，模拟量输出模件9和开关量输出模件10都通过高速I/O总 线15与通讯同步分发模件连接，I/O总线标准唯一，且通过采用同一种数据格式定义方式， 使不同类型输出卡件可以由通讯同步分发模件进行统一控制。上述核心控制模件7、通讯同步分发模件8、模拟量输出模件9、开关量输出模件10 都通过背板接插件的方式与通讯背板模件11相连。各模件间接通过PCI总线14、高速I/O 总线15与同步控制线16实现了信号的连接，而这些连接信号的电气连接方式是通过通讯 背板模件11实现的，并且通讯背板模件11还通过集成了电源模件12实现了对于以上各模 件的电源供电。核心控制模件7通过以太网2接收上位机1的实时配置数据及控制命令，并且实 时回传输出偏差数据及输出模件状态信息。核心控制模件7通过PCI总线14实时传送数 据至通讯同步分发模件8，并实时接收从通讯同步分发模件8回传的数据。通讯同步分发模件8周期地分发由核心控制模件7转发的数据至各输出模件，并 且收集各输出模件的实时数据及模件信息，统一回传至核心控制模件7。通讯同步分发模件 8还接收GPS接收装置5下发的同步信号，本实例采用同轴电缆17，编码方式采用IRIG-B 码同步方式，通过同步控制线16周期同步各输出模件，该同步实现方式属于硬件同步，而 对于核心控制模件7采用软件同步方式。此外，GPS接收装置还通过以太网2对上位机1进 行绝对时间同步，实现方式采用NTP协议。模拟量输出模件9、开关量输出模件10接收由通讯同步分发模件8分发的数据， 并通过同步控制线16控制各模件的同步输出；与此同时，模拟量输出模件9、开关量输出模 件10还同步采集各模件的输出信息，如出现超过卡件输出允许的偏差时间，将实时上传至 通讯同步分发模件8，以便纠正输出报告。此外。当模件出现故障情况时，也实时将上传至 通讯同步分发模件8，以便用户发现错误。
6[0059]接着对于本实用新型提供的快速模拟量/开关量测试装置4中的主要模件的具体 实例作进一步说明。图2为图1中通讯同步分发模件组成结构图。请参见图2，本实用新型测试装置中的通讯同步分发模件8主要包括通过内部高 速总线1111相连的FPGA核心处理器110UDC/DC电路1108、电源稳压电路1107,485电路 1106、高精度晶振电路1110、光耦隔离电路1109,FLASH 1104和SRAM 1105构成，其中FPGA 核心处理器配置成两部分同步分发模块1102与通讯控制模块1103。FPGA核心处理器1101采用ACTEL公司的ProASIC3FPGA系列的A3P600，通过采 用IP软核技术，配置了 CortexMl核心控制单元和相关外设资源(PCI控制器，定时器，中断 控制器，异步串行控制器、存储管理控制器和输入输出IO控制器等)构成了通讯处理模块 1103，并通过外部总线1112实现连接FLASH 1104与SRAM 1105，扩展了通讯处理模块1103 的数据存储区域。而对于同步分发模块1102直接采用硬件描述语言实现。通讯控制模块 1103负责与PCI总线14进行数据交互，把并行数据转换成内部高速总线至同步分发模块 1102，反之亦然。同步分发模块1102负责分发由通讯处理模块1103转发的串行数据，并通 过高速I/O总线15分发至各输出模件，且同步分发模块1102通过485电路1106与高速 I/O总线15连接。此外，同步分发模块1102通过同轴电缆17接收GPS接收装置5所下发 的同步信号，同步信号遵照IRIG-B码格式，该同步方式以间隔1秒时间下发绝对同步编码。 同步分发模块1102采用高精度晶振电路1110作为系统内部计时，并每隔IOms输出同步脉 冲，通过同步控制线16至各输出模件，而GPS接收装置5每隔1秒对同步分发模块1102的 系统时钟进行对时，纠正时钟偏差。且同步分发模块1102的同步触发脉冲应经光耦隔离电 路1109进行电气隔离。电源稳压电路1107负责通讯同步分发模件8的电源供给，而DC/DC电路1108实 现对于光耦隔离电路1109与485电路1106进行供电隔离，提高了模件的可靠性。由于同步分发模块对于时钟要求极高，通过采用硬件描述语言配置而成的同步分 发模件可以增强时钟同步的精度与可靠性。由于在本实用新型中数据通讯的实时性要求较 高，且数据通讯量大，通过把单块FPGA核心处理器配置成同步分发模块与通讯控制模块两 部分，实现了时钟同步与数据交互的分离，使两部分功能互不干扰，从而满足本实用新型的 功能要求。图3为图1中模拟量输出模件组成结构图。请参见图3，图1中模拟量输出模件主要由模拟量信号输出卡件与模拟量输出后 传卡件构成。两者通过背板连接器经通讯背板模件11连接，两者分别位于通讯背板模件11 两侧，与通讯背板模件11垂直。模拟量信号输出卡件包括第一 DSP微处理器901、第二 DSP微处理器902、第一双 口 RAM 904、第二双口 RAM 905、第一SRAM 903和第二SRAM 917 ；所述第一DSP微处理器901 通过第一内部总线915和所述第一双口 RAM 904、第二双口 RAM 905相连；所述第二 DSP微 处理器902通过第二内部总线916和所述第一双口 RAM 904、第二双口 RAM 905相连；所述 第一 DSP微处理器901通过第一内部总线915与第一 SRAM 903连接用于输出控制电路数 据存储的扩展，并经光耦隔离电路908和同步控制线16相连同步控制模拟量信号的输出与 采集；所述第二 DSP微处理器902通过第二内部总线915与第二 SRAM 917连接用于输出控制电路数据存储的扩展，并通过485电路907和高速I/O总线15相连完成通讯收发。电源稳压电路910负责模拟量输出模件9的电源供给，而DC/DC电路909实现对 于光耦隔离电路908与485电路907进行供电隔离，提高了模件的可靠性。模拟量输出后传卡件主要包括ADC采样电路911、高精度参考源电路912、DAC输 出电路913。高精度参考源电路912主要为ADC采样电路911和DAC输出电路913提供高 精度的参考源。ADC采样电路911主要负责模拟输出信号的实时采集，DAC输出电路913主 要实现模拟信号的实时输出。ADC采样电路911与DAC输出电路913通过SPI总线914与 输出控制电路连接，由输出控制电路统一控制。上述的模拟量信号输出卡件采用双CPU和两块双口 RAM，实现数据通讯与信号输 出交错控制。由于本实用新型中的数据通讯量较大，本地输出卡件无法在同一控制周期内， 既进行数据通讯，又同时进行输出控制。所述第二 DSP微处理器902负责与其中一块双口 RAM进行数据交互；在下个周期时，所述第一 DSP微处理器901会获取该块双口 RAM中的数 据；此时，所述第二DSP微处理器902负责与另外一块RAM进行数据交互；按此模式，通讯收 发电路与输出控制电路将交替地与两块双口 RAM进行数据交互，从而解决了数据通讯与输 出控制在时间上的冲突。图4为图1中开关量输出模件组成结构图。请参见图4，图1中开关量输出模件10主要由开关量信号输出卡件与开关量输出 后传卡件构成。两者通过背板连接器经通讯背板模件11连接，两者分别位于通讯背板模件 11两侧，与通讯背板模件11垂直。开关量信号输出卡件包括第一 MEGA8微处理1001、第二 MEGA8微处理1002、第一 双口 RAM 1003和第二双口 RAM 1004 ；所述第一MEGA8微处理1001通过第一内部总线1013 和所述第一双口 RAM 1003、第二双口 RAM 1004相连；所述第二 MEGA8微处理1002通过第 二内部总线1014和所述第一双口 RAM 1003、第二双口 RAM 1004相连；所述第一 MEGA8微 处理1001经光耦隔离电路1008和同步控制线16相连同步控制开关量输的输出与采集；所 述第二 MEGA8微处理1002通过485电路1009和高速I/O总线15相连完成通讯收发。电源稳压电路1006负责开关量输出模件10的电源供给，而DC/DC电路1007实现 对于光耦隔离电路1008与485电路1009进行供电隔离，提高了模件的可靠性。开关量输出后传卡件主要包括开关量输入电路1010、开关量输出电路1011。开关 量输入电路1010主要负责开关量输出信号的实时采集，开关量输出电路1011主要实现开 关量信号的实时输出。开关量输入电路1010和开关量输出电路1011通过IO接口 1012与 输出控制电路连接，由输出控制电路统一控制。图5为本实用新型的快速模拟量/开关量记录测试系统测试过程流程图。请参考图5，本实用新型还提供一种上述快速模拟量/开关量记录测试装置的测 试方法，具体测试过程如下步骤Sl 测试系统接线连接a)通过网线连接上位机1，GPS接收装置5至以太网 交换机3 ；b)连接快速模拟量/开关量记录测试装置4输出端至被测系统的输入端；如果 被测系统分散在不同区域，通过以太网交换机相连；c)接通快速模拟量/开关量测试装置4 与被测系统的电源；然后进入步骤S2 ；步骤S2 系统测试参数配置[0080]系统参数配置可以通过三种配置方式实现采用特定的测试参数配置(根据常 规的测试需求，提供一些常用的配置参数，以便用户迅速调用)；采用自由的测试参数配置 (根据特殊的测试需求，提供任意的参数配置功能)；采用原有存储的测试参数配置(提供 参数配置保存功能，以便用户对于某些特定测试需求的重复调用)。系统参数配置过程如下a)启动配置软件；b)实时读取模件信息，以便用户确认当前测试系统的快速模拟 量/开关量测试装置的数量及所属模件的数量与类型；c)根据测试需求，任意配置各通道 的测试数据；d)生成数据报表及图形信息，以便直观地检查配置数据；e)保存测试数据至 数据库，以便用户下次调用；然后进入步骤S3 ；步骤S3 下发(更新)配置数据及模件输出开始命令a)更新下发的配置数据；b)下发输出开始命令；然后进入步骤S4 ；步骤S4 各输出模件执行信号输出；各输出模件实时根据软件配置参数，同步执 行信号输出；然后进入步骤S5 ；步骤S5 实时生成数据报表及图形信息；实时采集快速模拟量/开关量记录测试 装置所属模件输出通道的信息，实时更新数据报表及图形信息；然后进入步骤S6 ；步骤S6 与SOE记录数据进行对比；根据实时更新的数据报表及图形信息，与SOE 记录系统记录数据对比，确认SOE记录系统的性能指标；然后进入步骤S7 ；步骤S7 判断是否需要实时更正及添加配置输出数据，如是跳转至步骤S2，否则 进入步骤S8 ；提供用户实时更改及配置功能，用户可以在不暂停测试运行的情况下，对于输出 参数进行实时配置，用户跳转至步骤S2，重新进入配置参数(快速模拟量/开关量测试装置 的实际输出将还是按原先的配置数据输出，直到执行步骤S3)。步骤S8 判断是否停止输出，实时检测上位机停止输出命令，判断是否需要继续 执行，如是，跳转至步骤S9，如不是跳转至步骤S4 ；步骤S9 停止输出，结束测试，并等待输出开始命令；本实用新型在整个SOE系统测试过程中，由于增加了实时数据采集与反馈这一环 节，不同于现有的SOE测试装置。现有的SOE测试装置的测试方法一般如下(a)配置测试输出数据；(b)SOE测试装置根据配置数据输出相应信号；(c)被测 SOE系统记录输出信号；(d)被测SOE系统记录数据与配置测试输出数据进行对比，判断被 测SOE系统是否满足测试要求。而对于本实用新型的SOE测试装置的测试方法如下(a)配置测试输出数据；(b)SOE测试装置根据配置数据输出相应信号；(c)被测 SOE系统记录输出信号；(d)实时采集SOE测试装置输出信号，并上传输出信号与原有SOE 测试装置配置输出数据的偏差量；(e)纠正配置测试输出数据，生成实际测试输出数据； (f)被测SOE系统记录数据与实际测试输出数据进行对比，判断被测SOE系统是否满足测试 要求。原有的测试方法中，被测SOE系统记录的数据是与配置测试数据相比较，通过判 断被测SOE系统记录的数据与配置测试数据的一致程度，判定被测SOE系统是否满足被测
9要求。理论上测试配置数据应等于实际输出数据，但是在实际运行过程中，由于器件信号传 输延迟与数据通讯冲突等不确定因数的影响，实际的输出数据不一定完全等于配置测试输 出数据。所以，如采用原有的测试方法，其测试结果的可信性、真实性与准确性无法得到完 全的保障。与原有的SOE测试方法相比，本实用新型增加了对于实际输出信号的采集，并反 馈及纠正SOE配置测试输出数据，生成SOE系统实际测试输出数据。被测SOE系统记录数 据与实际测试输出数据进行对比，通过判断被测SOE系统记录的数据与实际测试输出数据 的一致程度，判定被测SOE系统是否满足被测要求。本实用新型解决了原有测试方法的不 足，使整个测试结果的可信性、真实性与准确性得到了充分的保障。图6为本实用新型的快速模拟量/开关量记录测试系统数据交互通讯过程图。请参考图6，本实用新型采用快速模拟量/开关量记录测试装置4测试SOE记录性 能的测试过程中数据通讯交互过程a)上位机1通过以太网2与核心控制模件7以1秒的周期间隔交互数据信息；数 据信息分为两个流向(i)上位机1至核心控制模件7的数据信息为下个周期快速模拟量/开关量记 录测试装置输出通道的配置参数；(ii)核心控制模件7至上位机1的数据信息为上个周期快速模拟量/开关量记 录测试装置输出通道的实际偏差输出参数(如在允许误差内，将不上传)；其中对于核心控制模件7与上位机1的数据交互，应开辟0x0000 Oxffff的数 据空间作为数据的配置与交互空间。该数据空间将映射到核心控制模件的物理存储数据 区域，该映射过程将根据控制器类型不同而不同，在此不作累述，具体数据空间可以分配如 下每块卡件将分配0x1000的数据逻辑空间；故每块卡件的偏移地址为0x0000 OxOfff ；卡件的基地址由16位地址的最高位决定，卡件配置数据的基地址从0x0000开始， 卡件的绝对地址为偏移地址加上本卡件的基地址；如0x0000 OxOfff表示1号卡件，并且 1号卡件对应于通讯背板的第3插槽；如0x1000 Oxlfff表示2号卡件，并且2号卡件对 应于通讯背板的第4插槽；依次类推，总共可配置16块输出卡件。最终输出卡件类型数量 还与机箱尺寸大小有关，在此不作累述。每块卡件偏移地址中0x0000 0x005f作为本卡件的属性区，对应该属性区分为 两部分0x0000 0x002f为下发配置数据区，0x0030 0x005f为上传状态数据区；对于下发配置数据区其中地址0x0000为卡件类型(将与0x30实际类型匹配)0x01表示开关量输出卡件、0x02表示模拟量输出卡件、0x03 Oxff作为其它类型 预留；地址0x0001为卡件配置参数大小，表明共有多少条配置数据；对于模拟量输出卡件地址0x0003为模拟量输出量程类型；地址0x0004 0x0005为下周期模拟量输出信号首个数据输出时标信息；地址0x0006 0x002f为保留变量(用于扩展)；[0115]对于开关量输出卡件地址0x0003为开关量输出量程类型；地址0x0004 0x0005为下周期开关量输出翻转次数；地址0x0006 0x002f为保留变量(用于扩展)；对于上传状态数据区其中地址0x0030为卡件实际类型0x01表示开关量输出卡件、0x02表示模拟量输出卡件、0x03 Oxff作为其它类型 预留；地址0x0031为卡件状态数据大小，表明共有多少条状态数据；对于模拟量输出卡件地址0x0032为模拟量输出实际量程类型；地址0x0033 0x0034为上周期模拟量输出信号输出实际输出首个数据时标信 息；地址0x0035 0x004f为模拟量输出卡件警告信息；地址0x0050 0x005f为保留变量(用于扩展)；对于开关量输出卡件地址0x0032为开关量输出实际量程类型；地址0x0033 0x0034为上周期开关量输出实际翻转偏差次数；地址0x0035 0x004f为开关量输出卡件警告信息；地址0x0050 0x005f为保留变量(用于扩展)；对于每块卡件偏移地址中0x0060 OxOfff为本卡件的数据区，对应该数据区又 可分为两部分0χ0060 0x082f为下发数据区，0x830 OxOfff为上传偏差数据区；对于下发数据其中开关量输出数据由3个字节表示某个翻转时刻的开关量输出状态第一个字 节表示8通道开关输出状态，每位由0与1表示一个通道状态1表示关，0表示开；后两个 字节为翻转时刻；而对于模拟量输出数据有两个字节表示，该两个字节只表示模拟量输出信号幅 值，对于模拟量输出数据时标信息由配置参数中的该周期首个数据输出时标信息决定(由 于每个周期中的模拟量输出数据都按固定频率输出，只需首数据时标信息即可)。对于上传偏差数据其中开关量输出数据由5个字节表示某个通道错误翻转时刻第一个字节的8位 0与1数据分别表示8个通道中哪个通道输出有偏差，1表示有偏差，0表示无偏差；第2，第 3字节表示该通道设置翻转时刻，第4，第5字节表示该通道实际翻转时刻。对于模拟量输出数据偏差由两个字节表示，该两个字节只表示某时刻的模拟量输 出信号的幅值，对于模拟量输出数据时标信息由配置参数的中该周期首个数据实际输出时 标信息决定(由于每个周期中的模拟量输出数据都按固定频率采集，只需首数据时标信息 即可)。b)核心控制模件7通过PCI总线14与通讯同步分发模件以100毫秒的周期间隔 交互数据信息；数据信息分为两个流向[0141](i)核心控制模件7至通讯同步分发模件8的数据信息为下个周期快速模拟量/ 开关量记录测试装置输出通道的配置参数；(ii)通讯同步分发模件8至核心控制模件7的数据信息为上个周期快速模拟量 /开关量记录测试装置输出通道的实际偏差输出参数(如在允许误差内，将不上传)；c)通讯同步分发卡件8通过高速I/O总线15分别与各输出模件以10毫秒的轮询 周期交互数据信息；数据信息分为两个流向(i)通讯同步分发模件8至各输出模件的数据信息为下个周期该输出模件通道 的配置参数；(ii)各输出模件至通讯同步分发模件8的数据信息为上个周该输出模件通道输 出通道的实际偏差输出参数(如在允许误差内，将不上传)。对于实际偏差输出分为两种类型开关量输出偏差与模拟量输出偏差；开关量输出偏差开关量输出卡件将实时采集开关量通道的状态信息，记录翻转时刻，并与前一周 期输出信号比较，确定偏差时刻，当偏差时刻大于设定偏差时刻，开关量输出卡件将上传偏 差信息。偏差时刻由系统测试分辨精度决定，对于本实施实例，拟设计的测试分辨率为lms， 故设计开关量输出设定偏差时刻为0. 5ms。模拟量输出偏差模拟量输出卡件将实时采集并记录该时刻模拟量通道输出信号幅值，与设定输 出信号幅值比较，确定偏差大小，当偏差大于设定偏差，模拟量输出卡件将上传偏差信息。 设定偏差由系统模拟量输出精度决定，对于本实施实例，拟设计的实际模拟输出精度为 0.1%，故设计模拟输出设定偏差为0.05%。图7为本实用新型实施例的多区域快速模拟量/开关量记录测试系统组成结构 图。对于不同区域的SOE系统记录系统测试的测试系统平台实例构成参见图7 该快 速模拟量/开关量记录测试系统，包括上位机1、以太网交换机3、快速模拟量/开关量记录 测试装置4和GPS接收装置5。快速模拟量/开关量记录测试装置4和GPS接收装置5通 过以太网2连接至以太网交换机3，再由以太网2连接至上位机1。对于不同区域的SOE记 录系统6的同步记录性能测试可以通过以太网2扩展多个快速模拟量/开关量记录测试装 置4实现同步测试。图8为本实用新型实施例中模拟量输出模件中数据交互部分的详细原理图。请参见图3中模拟量输出模件数据交互部分由第一 DSP2407、第二 DSP2407、第一 双口 RAM、第二双口 RAM构成。其中第一 DSP2407通过第一内部总线与第一双口 RAM与第二 双口 RAM连接；第二 DSP2407通过第二内部总线与第一双口 RAM与第二双口 RAM连接。图 8给出了数据交互部分第一内部总线、第二内部总线主要信号类型与连接方式，并且给出了 双口 RAM具体实施例。本实施例中双口 RAM采用CY7C056V :CY7C056V_A表示为第一双口 RAM，CY7C056V-B表示为第二双口 RAM。第一内部总线包括第一中断线L，第一忙状态线L， 第一信号量使能线L、第一芯片使能线Ll，第一芯片使能线L2，第一输出使能线L，数据总线 L，地址总线L，控制总线L，第二中断线L，第二忙状态线L，第二芯片使能线Ll，第二芯片使 能线L2，第二输出使能线L，第二信号量使能线L。第二内部总线包括第一中断线R，第一忙状态线R，第一芯片使能线Rl，第一芯片使能线R2，第一输出使能线R，第一信号量使能线 R，数据总线R，地址总线R，控制总线R，第二中断线R，第二忙状态线R，第二芯片使能线Rl， 第二芯片使能线R2，第二输出使能线R，第二信号量使能线R。第一 DSP2407为DSP2407-A， 第二 DSP2407 为 DSP2407-B。其中DSP2407-A的I/O-A输出管脚分别通过第一输出使能线L，第一芯片使能线 L2，第一芯片使能线Li，第一信号量使能线L控制CY7C056V-A的OEL-A，CElL-A, CEOL-A, SEML-A。CY7C056V-A的INTL-A，BUSYL-A分别通过第一中断线L，第一忙状态线L输出至 DSP2407-A的Ι/0-Α输入管脚。DSP2407-A的Ι/0-Α输出管脚又分别通过第二输出使能线 L，第二芯片使能线L2，第二芯片使能线Ll，第二信号量使能线L控制CY7C056V-B的0EL-B， CElL-B, CEOL-B, SEML-B。CY7C056V-B 的 INTL-B，BUSYL-B 分别通过第二中断线 L，第二忙 状态线L输出至DSP2407-A的Ι/0-Α输入管脚。DSP2407-A的DO D16-A、AO A13-A、 Ι/0-Α分别通过数据总线L，地址总线L，控制总线L与CY7C056V-A的I/00L I/07L-A，I/ 09L I/16L-A，AOL A13L-A，R/WL-A, BO B4-A，CY7C056V-B 的 I/00L I/07L-B，I/ 09L I/16L-B, AOL A13L-B，R/WL-B, BO B4-B 相连。其中DSP2407-B的Ι/0-Β输出管脚分别通过第一输出使能线R，第一芯片使能线 R2，第一芯片使能线Rl，第一信号量使能线R控制CY7C056V-A的OER-A，CElR-A, CEOR-A, SEMR-A。CY7C056V-A的INTR-A，BUSYR-A分别通过第一中断线R，第一忙状态线R输出至 DSP2407-B的Ι/0-Β输入管脚。DSP2407-B的Ι/0-Β输出管脚又分别通过第二输出使能线 R，第二芯片使能线R2，第二芯片使能线Rl，第二信号量使能线R控制CY7C056V-B的0ER-B， CElR-B, CEOR-B, SEMR-B。CY7C056V-B 的 INTR-B，BUSYR-B 分别通过第二中断线 R，第二忙 状态线R输出至DSP2407-B的I/O-B输入管脚。DSP2407-B的DO D16-B、AO A13-B、 Ι/0-Β分别通过数据总线R，地址总线R，控制总线R与CY7C056V-A的I/00R I/07R-A，I/ 09R I/16R-A，AOR A13R-A，R/WR-A, BM-A, SIZE-A, WA-A, BA-A, CY7C056V-B 的 I/00R I/07R-B, I/09R I/16R-B，AOR A13R-B，R/WR-B, BM-B, SIZE-B, WA-B, BA-B 相连。DSP2407-A, DSP2407-B, CY7C056V-A, CY7C056V-B 交互过程为周期交互过程，其中 一个周期交互过程如下DSP2407-A通过第一芯片使能线L2，第一芯片使能线Ll控制CY7C056V-A，通 过第一信号量使能线L使能CY7C056V-A信号量读写功能，并通过写0至I/00L-A，获得 CY7C056V-A的控制权，随后通过第一信号量使能线L关闭CY7C056V-A信号量读写功能。 DSP2407-A通过数据总线L，地址总线L，控制总线L写入从高速I/O总线接收到的实时数 据至CY7C056V-A，并且读出上一周期DSP2407-B写入的实时反馈偏差数据。与此同时， DSP2407-B通过第二芯片使能线R2，第二芯片使能线Rl控制CY7C056V-B，通过第二信号量 使能线R使能CY7C056V-B信号量读写功能，并通过写0至I/00R-B，获得CY7C056V-B的控 制权，随后通过第二信号量使能线R关闭CY7C056V-B信号量读写功能。DSP2407-B通过数 据总线R，地址总线R，控制总线R读出CY7C056V-B中上一周期DSP2407-A写入的实时数据， 进行实时输出，并且写入上一周期采集到的偏差数据。待上述过程进行完毕后，DSP2407-A通过第一信号量使能线L使能CY7C056V-A信 号量读写功能，并通过写1至I/00L-A，释放CY7C056V-A的控制权，随后通过第一信号量使 能线L关闭CY7C056V-A信号量读写功能。随后DSP2407-A通过第一芯片使能线L2，第一芯片使能线Ll放弃控制CY7C056V-A。与此同时，DSP2407-B通过第二信号量使能线R使能 CY7C056V-B信号量读写功能，并通过写1至I/00R-B，释放CY7C056V-B的控制权，随后通过 第二信号量使能线R关闭CY7C056V-B信号量读写功能。随后DSP2407-B通过第二芯片使 能线R2，第二芯片使能线Rl放弃控制CY7C056V-B。 接着DSP2407-A将按以上过程对CY7C056V-B进行上述操作，而DSP2407-B将按以 上过程对CY7C056V-A进行上述操作。 DSP2407-A, DSP2407-B 将按上述过程周期交替地对 CY7C056V-A, CY7C056V-B 进行 读写操作，从而解决数据的实时输出与数据高速通讯之间的矛盾，也为偏差数据实时上传 所产生的通讯负荷提供了解决方法。本实用新型中数据交互过程为“上位机一核心控制模件一通讯同步分发模件一各 输出模件”和“各输出模件一通讯同步分发模件一核心控制模件一上位机”双向数据交互。 且对于各模件的数据存储量将随着从上位机_核心控制模件_通讯同步分发模件_各输出 模件的方向依次减小，所以数据的交互周期也将依次减小。虽然本实用新型已以较佳实施例揭示如上，然其并非用以限定本实用新型，任何 本领域技术人员，在不脱离本实用新型的精神和范围内，当可作些许的修改和完善，因此本 实用新型的保护范围当以权利要求书所界定的为准。
1权利要求一种快速模拟量/开关量记录测试装置，包括核心控制模件(7)、通讯同步分发模件(8)、开关量输出模件(10)以及为上述模块提供电源的电源模件(12)，其特征在于，所述测试装置还包括模拟量输出模件(9)，所述核心控制模件(7)通过以太网(2)与上位机(1)连接，并通过PCI总线(14)与所述通讯同步分发模件(8)连接；所述通讯同步分发模件(8)通过高速I/O总线(15)和同步控制线(16)连接至所述模拟量输出模件(9)和所述开关量输出模件(10)，并且通过同轴电缆(17)连接至GPS接收装置(5)，所述通讯同步分发模件(8)与所述上位机(1)通过所述GPS接收装置(5)实现时间基准的同步。
2.如权利要求1所述的快速模拟量/开关量记录测试装置，其特征在于，所述通讯同 步分发模件(8)包括通过内部高速总线(1111)相连的FPGA核心处理器(1101)、DC/DC电 路(1108)、电源稳压电路(1107)、485电路(1106)、高精度晶振电路(1110)、光耦隔离电 路(1109)、FLASH(1104)和SRAM(1105)，所述FPGA核心处理器(1101)配置成同步分发模 块(1102)与通讯控制模块(1103)，所述通讯控制模块(1103)通过外部总线(1112)连接 FLASH(1104)与SRAM(1105)，扩展其数据存储区域，所述同步分发模块(1102)直接采用硬 件描述语言配置而成。
3.如权利要求1所述的快速模拟量/开关量记录测试装置，其特征在于，所述模拟量输 出模件(9)包括模拟量信号输出卡件与模拟量输出后传卡件，两者通过背板连接器和所述 通讯背板模件(11)连接，两者分别位于通讯背板模件(11)两侧，与通讯背板模件(11)垂 直。
4.如权利要求3所述的快速模拟量/开关量记录测试装置，其特征在于，所述模拟量 信号输出卡件包括第一DSP微处理器(901)、第二DSP微处理器(902)、第一双口 RAM(904)、 第二双口 RAM (905)和第一 SRAM (903)，第二 SRAM (917)；所述第一 DSP微处理器(901)通过 第一内部总线(915)和所述第一双口 RAM(904)、第二双口 RAM(905)相连；所述第二 DSP微 处理器(902)通过第二内部总线(916)和所述第一双口 RAM(904)、第二双口 RAM(905)相 连；所述第一 DSP微处理器(901)通过第一内部总线(915)与第一 SRAM(903)连接用于输 出控制电路数据存储的扩展，并经光耦隔离电路(908)和同步控制线(16)相连同步控制 模拟量信号的输出与采集；所述第二 DSP微处理器(902)通过第二内部总线(915)与第二 SRAM017)连接用于输出控制电路数据存储的扩展，并通过485电路(907)和高速I/O总线 (15)相连完成通讯收发。
5.如权利要求1所述的快速模拟量/开关量记录测试装置，其特征在于，所述开关量 输出模件(10)包括开关量信号输出卡件与开关量输出后传卡件，所述开关量信号输出卡 件包括第一 MEGA8微处理(1001)、第二 MEGA8微处理(1002)、第一双口 RAM(1003)和第二 双口 RAM(1004)；所述第一 MEGA8微处理(1001)通过第一内部总线(1013)和所述第一双 口 RAM(1003)、第二双口 RAM(1004)相连；所述第二 MEGA8微处理(1002)通过第二内部总 线(1014)和所述第一双口 RAM(1003)、第二双口 RAM(1004)相连；所述第一 MEGA8微处理 (1001)经光耦隔离电路(1008)和同步控制线(16)相连同步控制开关量输的输出与采集； 所述第二 MEGA8微处理(1002)通过485电路(1009)和高速I/O总线(15)相连完成通讯 收发。
专利摘要本实用新型公开了一种快速模拟量/开关量记录测试装置，包括核心控制模件、通讯同步分发模件、开关量输出模件以及为上述模块提供电源的电源模件，其中，所述测试装置还包括模拟量输出模件，所述核心控制模件通过以太网与上位机连接，并通过PCI总线与所述通讯同步分发模件连接；所述通讯同步分发模件通过高速I/O总线和同步控制线连接至所述模拟量输出模件和所述开关量输出模件，并且通过同轴电缆连接至GPS接收装置，所述通讯同步分发模件与所述上位机通过所述GPS接收装置实现时间基准的同步。本实用新型提供的测试装置，实现开关量与模拟量同步输出控制，并提高系统输出类型的扩展配置能力。
文档编号G05B23/02GK201707604SQ201020223548
公开日2011年1月12日 申请日期2010年6月10日 优先权日2010年6月10日
发明者周海翔, 查章其, 王佳承, 王文忻, 韦炳舜, 韩寅驰 申请人:国核自仪系统工程有限公司