专利名称：振荡器的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种振荡器。
背景技术：
振荡器被广泛用于各种电子产品中，特别是在集成电路中，振荡器为集成电路中的各种数字信号处理模块提供时钟信号。然而，在集成电路中，基于反相器的简单环形振荡器的输出频率会随电源电压有巨大的波动，不适用于对时钟频率要求较高的应用环境。在现有技术中，公告号为CN201222719Y的中国专利公开了一种高精准环形振荡器，参考图1所示，包括至少一个环形振荡器级2和与其电连接的电流源1，其中所述环形振荡器级2包括两种不同导电类型的MOS场效应管构成的反相器以及与所述反相器电连接的MOS场效应管；所述电流源1包括阈值电压与环形振荡器级2中的MOS场效应管的阈值电压相互补偿的MOS场效应管和可调电阻；Rmt为环形振荡器信号输出端。上述技术用场效应晶体管的栅源电压Ves电压与可调电阻R产生一个大小为Ves/R 或其倍数的电流。当采用上述电流对电容进行充电时，一旦电容两端的电压达到Ves时，振荡器的输出状态就发生翻转。同时控制MOS场效应管对电容进行放电。然后进行下一个时间周期的充电-放电过程。但其产生电流的基准电压为MOS场效应管的栅源电压Ves，一般MOS场效应管的栅源电压Ves为0. 7V，该电压值较高，因此使得这种结构的振荡器不太适合低功耗的应用场
I=I O此外，公开号为CN101286733A的中国专利申请公开了一种低压低功耗振荡器，参见图2所示，包括电容 Cl ；电流源产生电路，包括启动电路、由第一PMOS晶体管MPl和第二PMOS晶体管MP2 构成的电流镜、由第一 NMOS晶体管丽1和第二 NMOS晶体管丽2构成的放大电路、以及电阻 Rl ；由第四PMOS晶体管MP4构成的充电电路；由第四NMOS晶体管MN4构成的比较电路；由第三NMOS晶体管丽3构成的放电电路；由第一反相器Ul和第二反相器U2构成的延时电路。上述技术利用第一 PMOS晶体管MPl的栅源电压Vesi和第二 PMOS晶体管MP2的栅源电压Ves2之间的电压差Δ Ves与电阻Rl产生电流，对电容Cl充电，当电容Cl两端的电压达到AVes时，振荡器的输出状态翻转，电容Cl上的电荷被释放；然后进入下一个充电-放电时间周期。但是上述振荡器中，判断电容Cl的电压是否充电到AVes的比较电路(即第四 NMOS晶体管ΜΝ4)和充电电路(即第四PMOS晶体管ΜΡ4)组成单级反相放大器，其放大增益有限，且响应速度较慢，从而直接影响时钟频率的精度。
发明内容
本发明解决的问题是提供一种高精准的振荡器。为解决上述问题，本发明提供了一种振荡器，包括第一电容，所述第一电容的负极接地；电流源电路，用于提供基准电流，所述基准电流为I =IiM ·ντ，其中1为基准电流， η为与工艺相关的常数，Vt为热电压，M为与电流源电路中器件尺寸相关的参数，所述电流源电路的输出端连接所述第一电容的正极，用于对所述第一电容进行充电；放电电路，其输出端连接所述第一电容的正极，用于对所述第一电容进行放电；失调比较器，其正输入端连接所述第一电容的正极，其输出端连接所述放电电路的输入端，当所述第一电容正极的电压大于失调电压时，所述失调比较器的输出端状态进行翻转，驱动所述放电电路开始对所述第一电容进行放电；当所述第一电容正极的电压小于失调电压时，所述失调比较器的输出端状态再次发生翻转，驱动所述放电电路停止对所述第一电容进行放电，所述电流源电路重新对所述第一电容进行充电；所述失调电压为Vth =η · Ink · Vt，其中VTH为失调电压，η为与工艺相关的常数，Vt为热电压，k为与失调比较器的器件尺寸相关的参数。可选地，所述振荡器还包括启动电路，其输出端连接所述电流源电路，用于启动电流源电路工作。可选地，所述启动电路包括第一 PMOS晶体管、第一 NMOS晶体管、第二 PMOS晶体管和第二电容，其中第一 PMOS晶体管的源极接电源电压，第一 PMOS晶体管的栅极、第一 NMOS晶体管的栅极、第二 PMOS晶体管的源极和第二电容的正极相连接且作为启动电路的输出端；第一 PMOS晶体管的漏极、第一 NMOS晶体管的漏极、第二 PMOS晶体管的栅极和第二 PMOS晶体管的漏极相连接，第一 NMOS晶体管的源极接地；第二电容的负极接地。可选地，所述电流源电路包括第三PMOS晶体管、第四PMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第五PMOS晶体管和电阻，其中第三PMOS晶体管的源极连接电源电压，第三PMOS晶体管的漏极、第二 NMOS晶体管的栅极、第二 NMOS晶体管的漏极和第三 NMOS晶体管的栅极相连接；第二 NMOS晶体管的源极接地；第四PMOS晶体管的源极连接电源电压；第五PMOS晶体管的源极连接电源电压；所述启动电路的输出端、第三PMOS晶体管的栅极、第四PMOS晶体管的栅极、第四PMOS晶体管的漏极和第三NMOS晶体管的漏极和第五PMOS晶体管的栅极相连接；第五PMOS晶体管的漏极作为所述电流源电路的输出端，其连接所述第一电容的正极；第三NMOS晶体管的源极连接电阻的一端，电阻的另一端接地。可选地，所述第三NMOS晶体管和第二 NMOS晶体管均工作在亚阈值区，且所述 In τη
Μ = 其中m为第三NMOS晶体管和第二 NMOS晶体管的宽长比的比值，R为所述电阻的 K
电阻值。可选地，所述电阻的温度系数小于或等于400ppm/°C。可选地，所述放电电路包括第四NMOS晶体管，其中第四NMOS晶体管的源极连接电容的正极，第四NMOS晶体管的漏极接地，第四NMOS晶体管的栅极连接失调比较器的输出端。
可选地，所述失调比较器还包括偏置端，其偏置端连接所述第五PMOS晶体管的栅极。可选地，所述失调比较器包括第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管和第七NMOS晶体管，其中第八PMOS晶体管的栅极和第九PMOS晶体管的栅极相连作为失调比较器的偏置端，第八PMOS 晶体管的源极连接电源电压，第九PMOS晶体管的源极连接电源电压；第六PMOS晶体管的栅极连接第一电容的正极，第七PMOS晶体管的栅极接地；第八PMOS晶体管的漏极、第六PMOS 晶体管的源极和第七PMOS晶体管的源极相连接；第六PMOS晶体管的漏极、第五NMOS晶体管的漏极、第五NMOS晶体管的栅极、第六NMOS晶体管的栅极和第七NMOS晶体管的栅极相连接；第五NMOS晶体管的源极接地，第六NMOS晶体管的源极接地；第七NMOS晶体管的源极接地；第九PMOS晶体管的漏极和第七NMOS晶体管的漏极相连且连接所述放电电路的输入端。可选地，所述第六PMOS晶体管和第七PMOS晶体管均工作在亚阈值区，所述k为第六PMOS晶体管的宽长比和第七PMOS晶体管的宽长比的比值。可选地，所述失调比较器的增益大于或等于60dB。与现有技术相比，本发明具有以下优点1)电流源电路提供的基准电流和失调比较器提供的失调电压都主要与器件的尺寸相关，从而振荡器的时间周期不易受集成电路工艺的影响，且失调比较器的失调电压对振荡器的精度影响较小，最终提高了振荡器的精准度。2)可选方案中，所述电流源电路中的第三NMOS晶体管和第二 NMOS晶体管均工作在亚阈值区，所述失调比较器中的第六PMOS晶体管和第七PMOS晶体管均工作在亚阈值区， 因此振荡器可以在极低的电流下工作，降低了振荡器的功耗。3)可选方案中，所述失调比较器的增益大于或等于60dB，从而减小了失调比较器的有限增益对时钟频率的影响。4)可选方案中，所述电阻的温度系数小于或等于10_4ppm/°C (即10E-6 · °C )，从而使得振荡器的频率受温度的影响比较小，进一步提高了振荡器的精准度。
图1是现有技术一种高精准环形振荡器的结构示意图；图2是现有技术一种低压低功耗振荡器的结构示意图；图3是本发明实施方式中振荡器的结构示意图；图4是本发明实施例中振荡器的结构示意图；图5是图4中失调比较器的结构示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限
6制。正如背景技术部分所述，现有技术中振荡器存在功耗较高或精度较低的缺陷，因此如何实现低功耗且高精准的振荡器就成为本领域技术人员亟待解决的问题。为了克服上述缺陷，本发明提供了一种振荡器，参考图3所示，包括电流源电路11，用于提供基准电流，所述基准电流为I = ηΜ ·ντ，其中1为基准电流，η为与工艺相关的常数，Vt为热电压，M为与电流源电路11中器件尺寸相关的参数，所述电流源电路11的输出端连接第一电容C的正极+，用于对所述第一电容C进行充电；第一电容C，所述第一电容C的负极-接地GND ；放电电路13，其输出端连接所述第一电容C的正极+，用于对所述第一电容C进行放电；失调比较器U,其正输入端+连接所述第一电容C的正极+，其输出端OUT连接所述放电电路13的输入端，当所述第一电容C正极+的电压大于失调电压时，所述失调比较器U的输出端OUT状态进行翻转，驱动所述放电电路13开始对所述第一电容C进行放电； 当所述第一电容C正极+的电压小于失调电压时，所述失调比较器U的输出端状态再次发生翻转，驱动所述放电电路13停止对所述第一电容C进行放电，所述电流源电路11重新对所述第一电容C进行充电；所述失调电压为Vth = η · In k · Vt，其中VTH为失调电压，η为与工艺相关的常数，Vt为热电压，k为与失调比较器U的器件尺寸相关的参数。所述热电压Vt是指闭合电路中由于两点间存在温差而出现的电位差，其对于本领域的技术人员是熟知的，在此不再赘述。下面结合附图进行详细说明。参考图4所示，本实施例提供了一种振荡器，包括启动电路14，包括第一PMOS晶体管MP1、第一NMOS晶体管MN1、第二PMOS晶体管 MP2和第二电容C2。其中第一 PMOS晶体管MPl的源极接电源电压VDD，第一 PMOS晶体管 MPl的栅极、第一 NMOS晶体管丽1的栅极、第二 PMOS晶体管MP2的源极和第二电容C2的正极相连接且作为启动电路14的输出端。第一 PMOS晶体管MPl的漏极、第一 NMOS晶体管丽1的漏极、第二 PMOS晶体管MP2的栅极和第二 PMOS晶体管MP2的漏极相连接，第一 NMOS 晶体管丽1的源极接地GND。第二电容C2的负极接地GND。电流源电路11，包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第二匪OS晶体管MN2、第三匪OS晶体管MN3、第五PMOS晶体管MP5和电阻R。其中第三PMOS晶体管MP3 的源极连接电源电压VDD，第三PMOS晶体管MP3的漏极、第二 NMOS晶体管丽2的栅极、第二匪OS晶体管丽2的漏极和第三匪OS晶体管丽3的栅极相连接。第二匪OS晶体管丽2的源极接地GND。第四PMOS晶体管MP4的源极连接电源电压VDD。第五PMOS晶体管MP5的源极连接电源电压VDD。启动电路14的输出端、第三PMOS晶体管MP3的栅极、第四PMOS晶体管MP4的栅极、第四PMOS晶体管MP4的漏极、第五PMOS晶体管MP5的栅极和第三NMOS晶体管丽3的漏极相连接。第五PMOS晶体管MP5的漏极连接第一电容C的正极，且第五PMOS 晶体管MP5的漏极作为电流源电路11的输出端。第三NMOS晶体管丽3的源极连接电阻R 的一端，电阻R的另一端接地GND。第一电容C，所述第一电容C的正极+连接电流源电路11的输出端，所述第一电容 C的负极-接地GND。
放电电路13，包括第四NMOS晶体管MN4。其中第四NMOS晶体管MN4的源极作为放电电路13的输出端，连接第一电容C的正极+，第四NMOS晶体管MN4的漏极接地GND， 第四NMOS晶体管MN4的栅极作为放电电路13的输入端，连接失调比较器U的输出端OUT。失调比较器U，包括正输入端+、负输入端_、输出端OUT和偏置端bias。其中正输入端+连接第一电容C的正极+，负输入端-接地GND，输出端OUT连接放电电路13的输入端，偏置端bias连接偏置电压源。本实施例中所述偏置端bias可以直接连接第五PMOS 晶体管MP5的栅极。所述失调比较器U的偏置端bias的作用是为失调比较器U提供工作所需要的偏置电压，需要说明的是，在本发明的其他实施例中，所述偏置端bias还可以连接其他可以提供偏置电压(即一个固定偏压)的器件，其不应限制本发明的保护范围。本实施例中所述失调比较器U的输出端OUT可以作为振荡器的输出端，用于输出时钟信号。其中，所述启动电路14用于保证电源电压VDD上电时，电流源电路11能正常工作。本实施例中第一 PMOS晶体管MPl和第一 NMOS晶体管丽1接成反相器形式，所述第二 PMOS晶体管MP2接成二极管形式。反相器输入端接二极管负端，反相器输出端接二极管正端；第二电容C2的正极接二极管负端，第二电容C2的负极接地GND。这样反相器输入端的电位在上电之后开始可能保持电源电压，从而反相器的输出电压等于零。但是随着电源电压VDD的升高，当电源电压VDD大于第一 PMOS晶体管MPl的阈值电压和第二 PMOS晶体管MP2的阈值电压之和时，从电源电压VDD到地GND依次经过第四PMOS晶体管MP4、第二 PMOS晶体管MP2和第一 NMOS晶体管丽1形成电流通路，同时从第一 PMOS晶体管MPl到第一 NMOS晶体管也形成电流通路，从而可以启动电流源电路11，摆脱零电流的工作状态。同时反相器输入端的电压降低之后，反相器输出端电压变高，由于二极管反偏，反相器输入端的电位不可能再恢复到电源电压。需要说明的是，本发明还可以采用其他结构的启动电路14，其对于本领域的技术人员是熟知的，在此不再赘述。其中，所述电流源电路11中第二 NMOS晶体管丽2和第三NMOS晶体管丽3均工作在亚阈值区，且第二 NMOS晶体管丽2的宽长比和第三NMOS晶体管丽3的宽长比的比值为 1 m，m大于1。所述第三PMOS晶体管MP3和第四PMOS晶体管MP4的尺寸可以相同，且组成电流镜单元，以保证第二 NMOS晶体管丽2和第三NMOS晶体管丽3的输入电流相同。本实施例中电流源电路11输出的基准电流为
Γ π T AVr、 η Inm TrI = ~— =--V7R R T其中n为与工艺相关的常数，m为第三NMOS晶体管丽3和第二 NMOS晶体管丽2 的宽长比的比值，Vt为热电压(常温下为^mV)，R为电阻R的电阻值。由于第二 NMOS晶体管MN2和第三NMOS晶体管MN3均工作在亚阈值区，因此所述电流源电路11提供的基准电流与电源电压VDD没有关系，且电流源电路11工作所需的电流比较小，从而降低了振荡器的功耗。需要说明的是，在本发明的其他实施例中，还可以采用其他结构的电流源电路11，
In τη
只要其提供的基准电流为I = ηΜ · Vt，其中所述M =;，都在本发明的保护范围之内。
K其中，所述电流源电路11对第一电容C进行充电。本实施例中第五PMOS晶体管MP5、第四PMOS晶体管MP4和第三PMOS晶体管MP3的尺寸可以相等，且第五PMOS晶体管 MP5、第四PMOS晶体管MP4和第三PMOS晶体管MP3分别组成电流镜。由于第五PMOS晶体管MP5的栅源电压与第四PMOS晶体管MP4的栅源电压相等，且第五PMOS晶体管MP5和第四PMOS晶体管MP4的尺寸相等，因此第四PMOS晶体管MP4的漏极电流和第五PMOS晶体管 MP5的漏极电流相同。又考虑到第五PMOS晶体管MP5是电压控制器件，其栅极电流很小(可
AJzr τ ·\ W
以近似为0)，因此第五PMOS晶体管ΜΡ5的漏极电流也可以表示为/ = + =&。
KK相应地，经过一段时间t之后，第一电容C正极+的电压V。为
/ · t η ■ \nm Τvr =——=--V7- t,
c C RC其中C为第一电容C的电容值。其中，所述失调比较器U具有正失调电压，即当失调比较器U正输入端+的电压大于负输入端-的失调电压时，失调比较器U的输出端OUT的状态才发生翻转。 所述失调比较器U的增益可以大于或等于60dB，从而减小了失调比较器的有限增益对时钟频率的影响，具体地，如60dB、70dB或80dB。作为一个具体例子，参考图5所示，所述失调比较器U包括第六PMOS晶体管MP6、 第七PMOS晶体管MP7、第八PMOS晶体管MP8、第九PMOS晶体管MP9、第五NMOS晶体管MN5、 第六NMOS晶体管MN6和第七NMOS晶体管丽7。其中第八PMOS晶体管MP8的栅极和第九 PMOS晶体管MP9的栅极相连作为失调比较器U的偏置端bias。第八PMOS晶体管MP8的源极连接电源电压VDD，第九PMOS晶体管MP9的源极连接电源电压VDD。第六PMOS晶体管 MP6的栅极作为失调比较器U的正输入端+，第七PMOS晶体管MP7的栅极作为失调比较器 U的负输入端_。第八PMOS晶体管MP8的漏极、第六PMOS晶体管MP6的源极和第七PMOS 晶体管MP7的源极相连接。第六PMOS晶体管MP6的漏极、第五NMOS晶体管丽5的漏极、第五NMOS晶体管丽5的栅极、第六NMOS晶体管MN6的栅极和第七NMOS晶体管丽7的栅极相连接。第五NMOS晶体管丽5的源极接地GND，第六NMOS晶体管MN6的源极接地GND。第七 PMOS晶体管MP7的漏极连接第六MNOS晶体管MN6的漏极。第七NMOS晶体管丽7的源极接地GND。第九PMOS晶体管MP9的漏极和第七NMOS晶体管丽7的漏极相连且作为失调比较器U的输出端OUT。本实施例中所述失调比较器U的结构与差分放大器相同，但是与常规差分放大器不同的是它的两个输入管(即第六PMOS晶体管MP6和第七PMOS晶体管MP7)的尺寸不同， 从而可以产生失调电压。本实施例中所述失调比较器U中的第六PMOS晶体管MP6的宽长比和第七PMOS晶体管MP7的宽长比不同，且第六PMOS晶体管MP6和第七PMOS晶体管MP7工作在亚阈值区。当第六PMOS晶体管MP6的宽长比和第七PMOS晶体管MP7的宽长比的比值为k 1 时，失调比较器U的负输入端-的失调电压Vth为Vth = Δ Vgs = η · Ink ‘ Vt,其中n为与工艺相关的常数，Vt为热电压(常温下为沈mV)，Δ Ves为第六PMOS晶体管ΜΡ6的栅源电压与第七PMOS晶体管ΜΡ7的栅源电压之间的电压差，k大于1。由于第六PMOS晶体管MP6和第七PMOS晶体管MP7工作在亚阈值区，因此所述失调比较器U的负输入端-的失调电压Vth与电源电压VDD无关，且失调比较器U工作所需的电流也比较小，从而进一步降低了振荡器的功耗。此外，本实施例中所述失调比较器U采用的是两级运放的结构，从而使得失调比较器U的增益比较高，响应速度更快，大大减小了失调比较器U的有限增益对时钟频率的影响。需要说明的是，在本发明的其他实施例中，还可以采用三级运放及三级运放以上的结构，其不限制本发明的保护范围。本实施例振荡器的工作过程包括1)为振荡器上电，启动电路14保证电流源电路11正常工作，电流源电路11为提供基准电流，并对第一电容C进行充电。2)当充电时间较短时，第一电容C的正极+电压小于失调电压Vth时，失调比较器 U的输出端为低电平，放电电路13不工作(即第四NMOS晶体管MN4处于截止状态)。3)经过一段时间充电后，第一电容C的正极+电压大于失调电压Vth，此时失调比较器U的输出端翻转为高电平，放电电路13开始对第一电容C进行放电(即第四NMOS晶体管MN4处于导通状态)，此时虽然电流源电路11仍在对第一电容C进行充电，但由于充电的电流远小于放电的电流，因此此时的充电可以忽略不计。4)随着放电电路13对电容C的放电，电容C的正极+电压不断减小，从而失调比较器U的正输入端+电压变低，当失调比较器U的正输入端+电压小于失调电压时，使得失调比较器U的输出端OUT为低电平，此时放电电路13停止工作(即第五NMOS晶体管丽5 重新处于截止状态)，第一电容C重新开始充电。为了保证振荡器的精准度，本实施例中放电电路13对第一电容C的放电时间要小于失调比较器U的响应时间，以保证第一电容C上的电荷在下一次充电前被彻底释放。失调比较器U的响应时间tp可表示为
Γ nvdd/2tn =-
p SR式中，SR为失调比较器U的摆率(slew rate)(所述摆率为失调比较器U在输入端施加大信号电压时输出端电压变化的速率，单位为V/us)。第一电容C两端的电压随放电时间t的关系可表示为U(t) = Uo.ei,其中U(t)为放电过程中第一电容C两端的瞬态电压值，Utl为第一电容C上电压的初态。Td为放电电路13的时间常数，SP = RQNC，Rqn为放电电路13的导通电阻，C为第一电容C的电容值。本实施例中可以设放电过程中第一电容C两端的电压下降到初始值
的1/10000所需的时间为电容的放电时间td，即~=(-&)也(^^) = 9.21义=9.2^^/。为了保证振荡器的精准度，要求第一电容C的放电时间小于或等于失调比较器U 的传输延迟时间％，即td < tp。将放电时间τ d和传输延迟时间τ ρ带入上式可得9.21. RonC
即凡 《0.054^^。本实施例中放电电路13对第一电容C的放电时间非常短，其相对于电流源电路11 对第一电容C的充电时间可以忽略不计，因此本实施例中第一电容C进行一次充电的时间作为振荡器的时间周期，即当第一电容C的正极+的电压等于失调比较器U的失调电压时所经历的充电时间就是振荡器的时间周期，从而本实施例中振荡器的时间周期T为
In kT = ^-RC,
\nm其中m为电流源电路11中第三NMOS晶体管和第二NMOS晶体管的宽长比的比值， k为失调比较器U中第六PMOS晶体管的宽长比和第七PMOS晶体管的宽长比的比值，m大于 1，k大于1，R为电流源电路11中电阻R的电阻值，C为第一电容C的电容值。分析上述公式可知本实施例中振荡器的时间周期T与η (即与工艺相关的常数) 和VT(即热电压)均没有关系，即振荡器不易受集成电路工艺的影响，从而进一步保证了振荡器的精准度。m、k、R和C都是器件的物理参数，与失调比较器U的偏置电压无关。本实施例中振荡器的时钟周期不仅可以通过调整电阻R的电阻值和第一电容C的电容值来实现，还可以通过调整电流源电路11中第三NMOS晶体管丽3和第二匪OS晶体管丽2的宽长比的比值或/和失调比较器U中第六PMOS晶体管MP6的宽长比和第七PMOS晶体管MP7的宽长比的比值来实现。在低频的应用场合中，可以减小电阻R和第一电容C在芯片上所占的面积。所述电阻R的温度系数可以小于或等于400ppm/°C。具体地，可以采用正温度系数和负温度系数组合的方法，其对于本领域的技术人员是熟知的，在此不再赘述。当电阻R的温度系数比较小时，电阻R的电阻值就不易受温度的影响，从而振荡器的时间周期T受温度的影响就很小，最终振荡器的精准度会更高。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种振荡器，其特征在于，包括 第一电容，所述第一电容的负极接地；电流源电路，用于提供基准电流，所述基准电流为I = ηΜ·ντ，其中1为基准电流，η为与工艺相关的常数，Vt为热电压，M为与电流源电路中器件尺寸相关的参数，所述电流源电路的输出端连接所述第一电容的正极，用于对所述第一电容进行充电；放电电路，其输出端连接所述第一电容的正极，用于对所述第一电容进行放电； 失调比较器，其正输入端连接所述第一电容的正极，其输出端连接所述放电电路的输入端，当所述第一电容正极的电压大于失调电压时，所述失调比较器的输出端状态进行翻转，驱动所述放电电路开始对所述第一电容进行放电；当所述第一电容正极的电压小于失调电压时，所述失调比较器的输出端状态再次发生翻转，驱动所述放电电路停止对所述第一电容进行放电，所述电流源电路重新对所述第一电容进行充电；所述失调电压为Vth = η · Ink · Vt，其中VTH为失调电压，η为与工艺相关的常数，Vt为热电压，k为与失调比较器的器件尺寸相关的参数。
2.如权利要求1所述的振荡器，其特征在于，还包括启动电路，其输出端连接所述电流源电路，用于启动电流源电路工作。
3.如权利要求2所述的振荡器，其特征在于，所述启动电路包括第一PMOS晶体管、第一NMOS晶体管、第二 PMOS晶体管和第二电容，其中第一 PMOS晶体管的源极接电源电压， 第一 PMOS晶体管的栅极、第一 NMOS晶体管的栅极、第二 PMOS晶体管的源极和第二电容的正极相连接且作为启动电路的输出端；第一 PMOS晶体管的漏极、第一 NMOS晶体管的漏极、 第二 PMOS晶体管的栅极和第二 PMOS晶体管的漏极相连接，第一 NMOS晶体管的源极接地； 第二电容的负极接地。
4.如权利要求2所述的振荡器，其特征在于，所述电流源电路包括第三PMOS晶体管、 第四PMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第五PMOS晶体管和电阻，其中第三PMOS晶体管的源极连接电源电压，第三PMOS晶体管的漏极、第二 NMOS晶体管的栅极、第二NMOS晶体管的漏极和第三NMOS晶体管的栅极相连接；第二 NMOS晶体管的源极接地；第四PMOS晶体管的源极连接电源电压；第五PMOS晶体管的源极连接电源电压；所述启动电路的输出端、第三PMOS晶体管的栅极、第四PMOS晶体管的栅极、第四PMOS晶体管的漏极和第三NMOS晶体管的漏极和第五PMOS晶体管的栅极相连接；第五PMOS晶体管的漏极作为所述电流源电路的输出端，其连接所述第一电容的正极；第三NMOS晶体管的源极连接电阻的一端，电阻的另一端接地。
5.如权利要求4所述的振荡器，其特征在于，所述第三NMOS晶体管和第二NMOS晶体管In τη均工作在亚阈值区，且所述M其中m为第三NMOS晶体管和第二 NMOS晶体管的宽K长比的比值，R为所述电阻的电阻值。
6.如权利要求4所述的振荡器，其特征在于，所述电阻的温度系数小于或等于 400ppm/°C。
7.如权利要求1所述的振荡器，其特征在于，所述放电电路包括第四NMOS晶体管，其中第四NMOS晶体管的源极连接电容的正极，第四NMOS晶体管的漏极接地，第四NMOS晶体管的栅极连接所述失调比较器的输出端。
8.如权利要求4所述的振荡器，其特征在于，所述失调比较器还包括偏置端，其偏置端连接所述第五PMOS晶体管的栅极。
9.如权利要求8所述的振荡器，其特征在于，所述失调比较器包括第六PMOS晶体管、 第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管和第七NMOS晶体管，其中第八PMOS晶体管的栅极和第九PMOS晶体管的栅极相连作为所述失调比较器的偏置端，第八PMOS晶体管的源极连接电源电压，第九PMOS晶体管的源极连接电源电压；第六PMOS晶体管的栅极连接第一电容的正极，第七PMOS晶体管的栅极接地； 第八PMOS晶体管的漏极、第六PMOS晶体管的源极和第七PMOS晶体管的源极相连接；第六 PMOS晶体管的漏极、第五NMOS晶体管的漏极、第五NMOS晶体管的栅极、第六NMOS晶体管的栅极和第七NMOS晶体管的栅极相连接；第五NMOS晶体管的源极接地，第六NMOS晶体管的源极接地；第七NMOS晶体管的源极接地；第九PMOS晶体管的漏极和第七NMOS晶体管的漏极相连且连接所述放电电路的输入端。
10.如权利要求9所述的振荡器，其特征在于，所述第六PMOS晶体管和第七PMOS晶体管均工作在亚阈值区，所述k为第六PMOS晶体管的宽长比和第七PMOS晶体管的宽长比的比值。
11.如权利要求1所述的振荡器，其特征在于，所述失调比较器的增益大于或等于 60dB。
全文摘要
一种振荡器，包括第一电容，其负极接地；电流源电路，用于提供基准电流，电流源电路的输出端连接第一电容的正极，用于对第一电容进行充电；放电电路，其输出端连接第一电容的正极，用于对第一电容进行放电；失调比较器，其正输入端连接第一电容的正极，其输出端连接放电电路的输入端，当第一电容正极的电压大于失调电压时，失调比较器的输出端状态进行翻转，驱动放电电路开始对所述第一电容进行放电；当第一电容正极的电压小于失调电压时，失调比较器的输出端状态再次发生翻转，驱动放电电路停止对第一电容进行放电，电流源电路重新对第一电容进行充电。本发明提供的振荡器功耗低，且精准度高。
文档编号G05F3/24GK102420591SQ20111036977
公开日2012年4月18日 申请日期2011年11月18日 优先权日2011年11月18日
发明者刘阳, 李清, 王磊, 郝树森 申请人:上海复旦微电子集团股份有限公司