专利名称：电压调整电路的制作方法
技术领域：
本申请涉及半导体技术，特别涉及一种电压调整电路。
背景技术：
在普通的电压调整电路如图1所示，包括一运算放大器0ΡΑ、一驱动管Mdrive、两个反馈电阻R1、R0，驱动管Mdrive的栅极接运算放大器OPA的输出，驱动管Mdrive的源漏一端接外部电压vext，另一端作为调整电压vpwr输出端，并通过两个反馈电阻R1、R0串接到地，运算放大器OPA的两个输入端分别接参考电压vref及两个反馈电阻R1、R0串联端的反馈电压feedback。图1所示的普通电压调整电路，运算放大器OPA的作用使两个输入端vref和feedback两个节点电压相等，输出的调整电vpwr = (vref/RO) * (R0+R1),由于输出连接的两个反馈电阻Rl、RO都用固定电阻，反馈的是固定电压，因此输出的调整电压vpwr是一个固定的电压。由于工艺会有偏差，譬如数字逻辑器件等常常需要随工艺角的变化来改变电源电压。当工艺在快(fast)的工艺角时，数字逻辑电路速度偏快，功耗也偏大，为了减小功耗，这时候可以适当降低电压调整电路输出的调整电压vpwr ;当工艺在slow(慢)的工艺角时，数字逻辑电路速度偏慢，功耗也偏小，为了加快电路速度，这时候可以适当增加电压调整电路输出的调整电压vpwr。
发明内容
本申请要解决的技术问题是提供一种电压调整电路，能实现电压调整电路输出的调整电压对数字逻辑器件的工艺自适应。为解决上述技术问题，本申请提供了一种电压调整电路，包括一运算放大器、一驱动管、一反馈电阻，还包括一 PMOS管、一 NMOS管；所述驱动管的栅极接所述运算放大器的输出，所述驱动管的源漏一端接外部电压，所述驱动管的源漏另一端作为调整电压输出端并接所述PMOS管的源极，所述PMOS管的栅极接地，所述PMOS管的漏极接所述NMOS管的漏极，所述NMOS管的栅极接所述调整电压输出端，所述NMOS管的源极接所述反馈电阻的一端，所述反馈电阻的另一端接地，所述运算放大器的正、反输入端分别接参考电压及所述NMOS管的源极同所述反馈电阻的连接端。电压调整电路中的所述PMOS管、NMOS管，同以该电压调整电路输出的调整电压作为工作电压的数字逻辑器件的PMOS和NMOS的类型相同。本申请的电压调整电路，采用PMOS管、NMOS管形成的线性电阻代替真实电阻，PMOS管、NMOS管形成的电阻与一反馈电阻RO分压得到电压调整电路的反馈电压，其中PMOS管的电阻值为Rmp，NMOS管的电阻值为Rmn，则电压调整电路输出的调整电压vpwr =(vref/RO) * (R0+Rmp+Rmn)，当所述PMOS管、NMOS管同以该电压调整电路输出的调整电压作为工作电压的数字逻辑器件的类型相同，工艺在快(fast)的工艺角时，PMOS管的电阻值Rmp减小，NMOS管的电阻值Rmn减小，电压调整电路输出的调整电压减小，工艺在慢(slow)的工艺角时，PMOS管的电阻值Rmp增大，NMOS管的电阻值Rmn增大，电压调整电路输出的调整电压增大，使电压调整电路输出的调整电压和PMOS管、NMOS管形成的线性电阻的阻值相对应，从而和工艺角相对应，实现了电压调整电路输出的调整电压对数字逻辑器件的工艺自适应。
为了更清楚地说明本申请的技术方案，下面对本申请所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是普通电压调整电路；图2是本申请的电压调整电路一实施例。
具体实施例方式下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。实施例一电压调整电路如图2所示，包括一运算放大器0ΡΑ、一驱动管Mdrive、一 PMOS管Mp_res、一 NMOS管Mn_res, —反馈电阻R0,驱动管Mdrive的栅极接运算放大器OPA的输出，驱动管Mdrive的源漏一端接外部电压vext,驱动管Mdrive的源漏另一端接所述PMOS管Mp_res的源极,驱动管Mdrive的源漏另一端作为调整电压vpwr输出端,调整电压vpwr作为数字逻辑器件的工作电压，所述PMOS管Mp_res的栅极接地vgnd，所述PMOS管Mp_res的漏极接所述NMOS管Mn_res的漏极,所述NMOS管Mn_res的栅极接所述调整电压vpwr输出端，所述NMOS管Mn_res的源极接所述反馈电阻RO的一端，所述反馈电阻RO的另一端接地，所述运算放大器OPA的两个输入端分别接参考电压vref及所述NMOS管Mn_res的源极同所述反馈电阻RO的连接端的反馈电压feedback，所述运算放大器OPA的电源为外部电压vext ο所述PMOS管Mp_res、一 NMOS管Mn_res，同以该电压调整电路输出的调整电压vpwr作为工作电压的数字逻辑器件的PMOS和NMOS的类型相同，该电压调整电路为克服数字逻辑器件PMOS和NMOS的工艺变化，使用了与数字逻辑器件相同的PMOS和NMOS作为线性电阻，使电压调整电路根据工艺偏差产生不同的电压，来补偿这个工艺偏差。所述驱动管Mdrive可以为NMOS管，所述运算放大器OPA的正输入端接所述参考电压vref，负输入端接所述NMOS管的源极同所述反馈电阻的连接端。所述驱动管Mdrive可以为PMOS管，所述运算放大器OPA的负输入端接所述参考电压vref，正输入端接所述NMOS管的源极同所述反馈电阻的连接端。本申请的电压调整电路，采用PMOS管、NMOS管形成的线性电阻代替真实电阻，PMOS管、NMOS管形成的电阻与一反馈电阻RO分压得到电压调整电路的反馈电压，其中PMOS管的电阻值为Rmp，NMOS管的电阻值为Rmn，则电压调整电路输出的调整电压vpwr =(vref/RO) * (R0+Rmp+Rmn)，当所述PMOS管、NMOS管同以该电压调整电路输出的调整电压作为工作电压的数字逻辑器件的类型相同，工艺在快(fast)的工艺角时，PMOS管的电阻值Rmp减小，NMOS管的电阻值Rmn减小，电压调整电路输出的调整电压减小，工艺在慢(slow)的工艺角时，PMOS管的电阻值Rmp增大，NMOS管的电阻值Rmn增大，电压调整电路输出的调整电压增大，使电压调整电路输出的调整电压和PMOS管、NMOS管形成的线性电阻的阻值相对应，从而和工艺角相对应，实现了电压调整电路输出的调整电压对数字逻辑器件的工艺自适应。以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
权利要求
1.一种电压调整电路，包括一运算放大器、一驱动管、一反馈电阻，其特征在于，还包括一 PMOS 管、一 NMOS 管； 所述驱动管的栅极接所述运算放大器的输出，所述驱动管的源漏一端接外部电压，所述驱动管的源漏另一端作为调整电压输出端并接所述PMOS管的源极，所述PMOS管的栅极接地，所述PMOS管的漏极接所述NMOS管的漏极，所述NMOS管的栅极接所述调整电压输出端，所述NMOS管的源极接所述反馈电阻的一端，所述反馈电阻的另一端接地，所述运算放大器的正、反输入端分别接参考电压及所述NMOS管的源极同所述反馈电阻的连接端。
2.根据权利要求1所述的电压调整电路，其特征在于， 所述驱动管为NMOS管，所述运算放大器的正输入端接所述参考电压，负输入端接所述NMOS管的源极同所述反馈电阻的连接端。
3.根据权利要求1所述的电压调整电路，其特征在于， 所述驱动管为PMOS管，所述运算放大器的负输入端接所述参考电压，正输入端接所述NMOS管的源极同所述反馈电阻的连接端。
4.根据权利要求1到3任一项所述的电压调整电路，其特征在于， 电压调整电路中的所述PMOS管、NMOS管，同以该电压调整电路输出的调整电压作为工作电压的数字逻辑器件的PMOS和NMOS的类型相同。
全文摘要
本申请公开了一种电压调整电路，包括一运算放大器、一驱动管、一反馈电阻，还包括一PMOS管、一NMOS管；所述驱动管的栅极接所述运算放大器的输出，所述驱动管的源漏一端接外部电压，所述驱动管的源漏另一端作为调整电压输出端并接所述PMOS管的源极，所述PMOS管的栅极接地，所述PMOS管的漏极接所述NMOS管的漏极，所述NMOS管的栅极接所述调整电压输出端，所述NMOS管的源极接所述反馈电阻的一端，所述反馈电阻的另一端接地，所述运算放大器的正、反输入端分别接参考电压及所述NMOS管的源极同所述反馈电阻的连接端。本申请的电压调整电路，能实现电压调整电路输出的调整电压对数字逻辑器件的工艺自适应。
文档编号G05F1/56GK103163927SQ201110427650
公开日2013年6月19日 申请日期2011年12月19日 优先权日2011年12月19日
发明者王楠, 李兆桂, 唐成伟 申请人:上海华虹Nec电子有限公司