专利名称：恒流电路和使用恒流电路的发光二级管驱动器件的制作方法
技术领域：
本发明涉及恒流电路，更具体地，涉及用于驱动例如发光二级管(LED)的恒流电路 以及使用恒流电路的发光二级管驱动器件。
背景技术：
通常，使用恒定电流来驱动显示设备的发光二级管(LED)以降低LED的亮度的分 散。当根据发光二级管的应用而调整亮度时，改变恒流电路的电流设置。但是，发光二级管 的电压降依赖于驱动电流而变换。由于此特征，输出端处的电压(即在恒流电路的输出端处 的电压)可能极大地变化。
通常，在恒流电路中，MOS晶体管的漏极电极被用作输出端。但是，在此情况下，存 在问题当输出端处的电压极大地改变时，由于MOS晶体管的沟道长度调制效应，输出电流 可能改变，因此，发光二级管的亮度可能改变。
为了解决此问题，存在图9所示的恒流电路。
在图9中，NMOS晶体管Mill、M112、M141和M142构成低电压级联型电流镜电路。 此外，输出电流iout被提供给连接到输出端OUT的外部负载110。通过将电流iref乘以基 于NMOS晶体管Mlll和NMOs晶体管M112之间的晶体管尺寸比率确定的比率获得输出电流 iout。误差放大电路0P102控制NMOS晶体管M116以便电阻器Rlll和NMOS晶体管M116 之间的连接部分的电压等于参考电压Vref。在此情况下，当电阻器Rlll的电阻值是rill 时，通过公式iref2=Vref/rlll获得流经电阻器Rlll的电流iref2。电流iref2被PMOS晶 体管Ml 15和Ml 14反射(reflect)以变为电流iref I，PMOS晶体管Ml 15和Ml 14构成电流 镜电路。
构成向外部负载110提供电流的输出电路的NMOS晶体管MllUMl 12、M141和M142 形成级联型电流镜电路。因此，无论输出端OUT处的电压如何，NMOS晶体管M112的漏极电 压变得等于NMOS晶体管Mlll的漏极电压。结果，在输出端OUT处的电压改变对输出电流 iout具有小的影响。
但是，在用于向输出端OUT提供电流的输出晶体管由串联的NMOS晶体管M112和 M142构成的情况下，即使当输出电路由低电压级联型电流镜电路构成时，输出端OUT处的 电压也可能增加。输出晶体管需要该电压以工作在其中可以维持恒定电流准确性的饱和区 域中。
例如，当NMOS晶体管M111、M112、M141和M142是相同的导电型晶体管并且具有相 同的晶体管尺寸并且阈值电压、栅极-源极电压和过驱动电压分别由Vthn、Vgs2和Vov表 示时，获得以下公式(a)。
Vds I=Vb ias-Vgs2 (a)
当偏压电压Vbias被设置为Vbias=Vgs2+Vov以便NMOS晶体管M112可以工作在 线性区域和饱和区域之间的边界处时，以上公式(a)改变为以下公式(b)。
Vdsl=Vov (b)
类似于NMOS晶体管Ml 12，当NMOS晶体管M142也工作在线性区域和饱和区域之间的边界处时，NMOS晶体管M142的漏极-源极电压Vds2由以下公式(c)表示。
Vds2=Vov (c)
因此,输出端OUT处的最小电压Vomin由以下公式(d)表不。
Vomin=Vdsl+Vds2=2 XVov (d)
在通常的CMOS处理中，最小电压Vomin在从O. 6V到1. OV的范围内。当输出端 OUT处的电压高时，恒流电路的输出晶体管消耗的功耗变大。此外，为了输出大电流来驱动发光二级管，需要使用具有非常大尺寸的输出晶体管。由于此特征，当使用串联的两个MOS 晶体管来构成输出晶体管时，芯片面积可能极大地增加。
此外，NMOS晶体管M142的漏极-源极电压依赖于输出端OUT处的电压而极大地变化。另一方面，NMOS晶体管M141的漏极-源极电压变动等于值(Vthn+Vov)-Vov=Vthn。但是，NMOS晶体管M141的漏极-源极电压不同于NMOS晶体管M142的漏极-源极电压。SP， NMOS晶体管Ml 11的漏极-源极电压不同于NMOS晶体管Ml 12的漏极-源极电压。因此，在输出电流iout中可能产生系统错误。
为了解决这样的问题，如图10所示，存在其中即使当外部负载改变时输出电流也不改变并且即使当输出端处的电压低时恒流电路也稳定地工作在饱和区域中的恒流电路 (例如参见专利文献1)，其中该外部负载连接到该恒流电路的输出端。
在此情况下，当适当地调整可变电阻器R时，不使用级联型电流镜电路，NMOS晶体管NTl的漏极-源极电压等于NMOS晶体管NT2的漏极-源极电。压。因此，可以准确地输出恒定电流而不产生系统错误。
但是，NMOS晶体管NT2的漏极电压仅可以在从NMOS晶体管NT2工作在饱和区域中的电压到NMOS晶体管NT2的栅极-源极电压的范围内调整。即，可以输出恒定电流而不产生系统错误的输出端OUT处的电压Vo的范围表示为Vov2 ^ Vo ^ Vthn+Vov2，其中Vthn 和Vov2分别表示NMOS晶体管NT2的阈值电压和过驱动电压。因此，存在问题可能大大限制输出端OUT处的电压Vo的可变范围。
为了解决这样的问题，存在如图11所示的恒流电路(例如参见专利文献2)。
在图11中，可以通过电平移动(level-shifting)并将输出端电压反馈到电流镜电路来扩展其中可以维持生产电力的准确性的输出端电压范围。
[专利文献I]日本公开专利申请No.09-319323
[专利文献2]日本公开专利申请No.2008-22721
发明内容
本发明要解决的问题
另一方面，在其中提供给发光二级管的阳极端的电压降低并且恒流电路不能生产预定电流的状态下，需要检测此状态并调整提供给发光二级管的阳极端的电压。
但是，在图11所示的恒流电路中，检测输出晶体管工作在饱和区域的最小电压。 因此，在恒流电路变得不能输出预定电流之前调整提供给发光二级管的阳极端的电压。因此，效率差。
考虑到以上情况做出本发明，并且本发明可以提供恒流电路和使用该恒流电路的发光二级管驱动器件，其可以实质上扩展输出高度准确的输出电流的输出端处的操作电压 范围，并且还提闻效率。
解决问题的手段
根据本发明的方面，提供了产生预定的恒定电流并将该预定的恒定电流提供给负 载的恒流电路。该恒流电路包括由MOS晶体管构成的第一晶体管，使得根据输入到该第一 晶体管的栅极的控制信号的电流流动；由MOS晶体管构成的第二晶体管，具有与第一晶体 管相同的导电类型，该第二晶体管的栅极和源极分别对应于并且连接到所述第一晶体管的 栅极和源极，所述第二晶体管的漏极连接到负载，所述第二晶体管向该负载提供电流，该电 流是根据输入到所述第二晶体管的栅极的控制信号；以及调压电路部分，根据所述第二晶 体管的漏极电压控制所述第一晶体管的漏极电压。所述恒流电路还包括恒定电流产生电 路部分，由经由所述调压电路部分向所述第一晶体管提供预定的第一恒定电流的第一电流 源构成；电平移动电路部分，对所述调压电路部分和所述恒定电流产生电路部分之间的连 接部分的电压进行电平移动，并且向所述第一晶体管和所述第二晶体管的栅极输出电平移 动过的电压；以及检测电路部分，在所述第一晶体管和所述第二晶体管的至少一个工作在 线性区域中时，确定所述第一晶体管和所述第二晶体管的至少一个是否不能输出与所述第 一恒定电流成比例的电流。此外，所述检测电路部分通过在所述调压电路部分和所述恒定 电流产生电路部分之间的连接部分处的电压和预定参考电压之间进行电压比较来进行确 定。
具体地，所述检测电路部分产生具有与所述第一恒定电流相同的电流值的第四恒 定电流，将所述第四恒定电流提供给具有与所述第一晶体管相同的导电类型的第六晶体 管，并将所述第六晶体管的输入端的电压设置为参考电压。通过对所述第六晶体管的输入 端的电压进行电平移动而获得所述电压，所述第四恒定电流被输入到所述输入端，并且将 电平移动过的电压输入到所述第六晶体管的栅极。
此外，所述电平移动电路部分包括第三晶体管，由MOS晶体管构成，并且具有连 接到所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的栅极，以及第二恒 流源，向所述第三晶体管提供预定的第二恒定电流。第三晶体管和第二恒流源形成源极跟 随器电路，并且所述第三晶体管和所述第二恒流源之间的连接部分连接到所述第一晶体管 和所述第二晶体管的栅极，以便所述电平移动电路部分将所述调压电路部分和所述恒定电 流产生电路部分之间的连接部分的电压电平移动达所述第三晶体管的栅极-源极电压。
在此情况下，检测电路部分包括由MOS晶体管构成的所述第六晶体管，其使得根 据输入到所述第六晶体管的栅极的控制信号的电流流动；第四电流源，向所述第六晶体管 提供预定的第四恒定电流；电平移动电路，对所述第六晶体管和所述第四电流源之间的连 接部分的电压进行电平移动，并向所述第六晶体管的栅极输出电平移动过的电压；以及电 压比较电路，在参考电压和所述调压电路部分和所述恒定电流产生电路部分之间的连接部 分的电压之间进行电压比较。此外，所述参考电压是所述第六晶体管和所述第四电流源之 间的连接部分的电压，并产生和输出指示电压比较的结果的信号。
具体地，所述电平移动电路包括第七晶体管，具有连接到所述第六晶体管和所述 第四电流源之间的连接部分的栅极，并且由具有与所述第三晶体管相同的导电类型的MOS 晶体管构成；以及第五恒流源，向所述第七晶体管提供预定的第五恒定电流。此外，所述第七晶体管和所述第五恒流源形成源极跟随器电路。所述第七晶体管和所述第五恒流源之间 的连接部分连接到所述第六晶体管的栅极，以便所述电平移动电路将所述第七晶体管和所 述第五恒流源之间的连接部分的电压电平移动达所述第七晶体管的栅极-源极电压。
此外，所述第七晶体管的电流放大倍数可以小于所述第三晶体管的电流放大倍数。
此外，所述第七晶体管的阈值可以大于所述第三晶体管的阈值。
此外，所述第五恒流源产生具有大于所述第二恒定电流的电流值的电流值的第五 恒定电流。
此外，所述调压电路部分包括第四晶体管，连接在所述恒定电流产生电路部分和 所述第一晶体管之间，并且由MOS晶体管构成；第五晶体管，具有连接到所述第二晶体管的 漏极的端子，具有连接到所述第四晶体管的栅极的栅极，并且由具有与所述第四晶体管相 同的导电类型的MOS晶体管构成；以及第三恒流源，向所述第五晶体管的另一端子提供预 定的第三恒定电流。所述第四晶体管和所述第五晶体管的栅极之间的连接部分连接到所述 第三恒流源和所述第五晶体管之间的连接部分。所述第四晶体管的操作被控制为使得所述 第一晶体管的漏极电压等于所述第二晶体管的漏极电压。
在此情况下，所述第一恒定电流和所述第三恒定电流以相同的方式设置以便所述 第一恒定电流和所述第三恒定电流之间的电流比率的值等于所述第四晶体管的电流放大 率和所述第五晶体管的电流放大率之间的比率的值。
此外，所述第四晶体管具有与所述第一晶体管相同的导电类型和相同的尺寸。
此外，所述调压电路部分可以包括第四晶体管，连接在所述恒定电流产生电路部 分和所述第一晶体管之间，并且由MOS晶体管构成；电压产生电路，产生通过向所述第二晶 体管的漏极电压添加预定电压而获得的电压；第五晶体管，具有被输入了由所述电压产生 电路产生的电压的端子，具有连接到所述第四晶体管的栅极的栅极，并且有具有与所述第 四晶体管相同的导电类型的MOS晶体管构成；以及第三恒流源，向所述第五晶体管的另一 端子提供预定的第三恒定电流。此外，所述第四晶体管和所述第五晶体管的栅极之间的连 接部分可以连接到定义在所述第三恒流源和所述第五晶体管之间的连接部分。而且，所述 第四晶体管的操作可以被控制为使得所述第一晶体管的漏极电压比所述第二晶体管的漏 极电压大了预定电压。
此外，所述调压电路部分可以包括第四晶体管，连接在所述恒定电流产生电路部 分和所述第一晶体管之间，并且由MOS晶体管构成；第五晶体管，具有连接到所述第二晶体 管的漏极的端子，具有连接到所述第四晶体管的栅极的栅极，并且由具有与第四晶体管相 同的导电类型的MOS晶体管组成；以及第三恒流源，向所述第五晶体管的另一端子提供预 定的第三恒定电流。此外，定义在所述第四晶体管和所述第五晶体管的栅极之间的连接部 分可以连接到所述第三恒流源和所述第五晶体管之间的连接部分。所述第四晶体管的操作 可以被控制为使得所述第一晶体管的漏极电压比所述第二晶体管的漏极电压大了预定电 压。
此外，所述调压电路部分可以包括比较电路，进行所述第一晶体管的漏极电压和 所述第二晶体管的漏极电压之间的电压比较，并且产生并输出指示所述电压比较的结果的 信号；以及调压电路，基于指示所述电压比较的结果的信号，根据所述第二晶体管的漏极电压控制所述第一晶体管的漏极电压。此外，所述比较电路可以由误差放大电路构成，该误差 放大电路具有分别被输入了所述第一晶体管和所述第二晶体管的漏极电压的输入端。所述 调压电路可以具有被输入了来自所述误差放大电路的输出信号的栅极，并且可以由与所述 第一晶体管的漏极串联连接的、并且由MOS晶体管构成的第四晶体管构成。
在此情况下，所述第四晶体管可以是具有与所述第一晶体管相同的导电类型的晶 体管，并且所述误差放大电路可以控制所述第四晶体管的操作以便所述第一晶体管的漏极 电压等于所述第二晶体管的漏极电压。
此外，所述第四晶体管可以是具有与所述第一晶体管相同的导电类型的晶体管， 并且所述误差放大电路提供预定的输入偏移电压以便所述第一晶体管的漏极电压比所述 第二晶体管的漏极电压大了预定电压。
此外，所述调压电路还可以包括连接在连接部分和所述第四晶体管的栅极之间的 电容器。所述连接部分被定义在所述第四晶体管和所述恒定电流产生电路部分之间。
此外，所述第一晶体管、所述第二晶体管、所述调压电路部分、所述恒定电流产生 电路部分、所述电平移动电路部分和所述检测电路部分可以集成为单个1C。
此外，根据本发明的方面的发光二级管驱动器件包括以上的恒流电路的任意一 个，其产生预定的恒定电流并且向发光二级管提供产生的电流。
本发明的效果
根据本发明的实施例，通过具有确定在第一晶体管和第二晶体管中的至少一个在 线性区域内运行的同时第一晶体管和第二晶体管中的至少一个是否不能输出与第一恒电 流成正比的电流的检测电路部分，能够实质上扩展在其中输出高精度输出电流的输出端处 的电压范围，极大地提高效率，并获得更大的通用性。
而且，能够极大地降低芯片面积并输出高精度恒电流而不依赖于作为到负载的连 接部分处的电压的端部电压。而且，能够在不降低恒电流输出精度的情况下降低端部电压 以及极大地降低电力消耗。
图1是例示根据本发明的第一实施例的恒流电路的示例配置的框图2是例示图1的恒流电路I的例子的图3是例示图1的恒流源2的例子的图4例示图1的恒流电路I中的操作例子的特性图5是例示图1的恒流电路I的市场电流的特性的图6是例示图1的恒流电路I的另一例子的图7是例示图1的恒流电路I的另一例子的图8是例示图1的恒流电路I的另一例子的图9是传统的恒流电路的例子的电路图10是传统的恒流电路的另一例子的电路图；以及
图11是传统的恒流电路的另一例子的电路图。
附图标记描述
1:恒流电路
2，11，15-17 :恒流源
3 电平移动电路
4:调压电路
5:检测电路
10 :外部负载
21 :偏移电压产生电路
0P1, 27 :误差放大电路
Ml, M2, M13-M17 :NM0S 晶体管
M21 PM0S 晶体管
Cll:电容器具体实施方式
接下来，参考附图基于本发明的实施例详细描述本发明。
第一实施例
图1是例示根据本发明的第一实施例的恒流电路的示例配置的框图。
图1的恒流电路I产生预定的恒定电流并经由输出端OUT将该恒定电流提供给诸如发光二级管的外部负载10。此外，恒流电路I包括NMOS晶体管Ml和M2、产生并输出预定恒定电流的恒流源2、电平移动电路3、调压电路4和检测电路5。在图1中，外部负载10 是发光二级管。当恒流电路I构成发光二级管驱动器件时，发光二级管的阳极和阴极分别连接到电源电压Vdd2和输出端OUT。
外部负载10连接在电源电压Vdd2和输出端OUT之间。NMOS晶体管M2的漏极连接到输出端OUT。NMOS晶体管Ml和M2的源极分别连接到地电压。NMOS晶体管Ml和M2的栅极彼此连接，并且NMOS晶体管Ml和M2的连接部分的电压由如所示的电平移动电路3控制。从使用电源电压Vddl作为电压源的恒流源2提供的电流经由调压电路4输入到NMOS 晶体管Ml的漏极中。
调压电路4根据NMOS晶体管M2的漏极电压调整NMOS晶体管Ml的漏极电压，以便NMOS晶体管Ml的漏极电压等于NMOS晶体管M2的漏极电压。此外，电平移动电路3控制NMOS晶体管Ml和M2的栅极电压以便将恒流源2和调压电路4之间的连接部分的电压电平移动(改变)预定电压。即，电平移动电路3向NMOS晶体管Ml和M2的栅极输出电压， 通过将恒流源2和调压电路4之间的连接部分的电压电平移动(改变)预定电压而获得该电压。
检测电路5检测在NMOS晶体管Ml和M2的至少一个工作在线性区域中时NMOS晶体管Ml和M2的至少一个变得不能输出与来自恒流源2的恒定电流il成比例的电流的状态。
图2例示恒流电路I的示例电路。
在图2中，电平移动电路3由NMOS晶体管M13和提供预定恒定电流i2的恒流源 11构成。调压电路4由M14和M15以及提供预定恒定电流i3的恒流源15构成。此外，检测电路5由NMOS晶体管M16和M17、误差放大电路OPl以及分别提供预定恒定电流i4和 5的恒流源16和17构成。
恒流源2和NMOS晶体管M14串联连接在电源电压Vddl和NMOS晶体管Ml的漏极之间。恒流源2和NMOS晶体管M14之间的连接部分连接到NMOS晶体管M13的栅极。
此外，NMOS晶体管Ml3和恒流源11串联连接在电源电压Vddl和地电压之间。NMOS 晶体管M13和恒流源11之间的连接部分连接到NMOS晶体管Ml和M2的每个栅极。此外， 恒流源15和NMOS晶体管M15串联连接在电源电压Vddl和NMOS晶体管M2的漏极之间。 NMOS晶体管M14的栅极连接到NMOS晶体管M15的栅极，NMOS晶体管M14和M15的栅极之间的连接部分连接到NMOS晶体管M15的漏极。
恒流源16和NMOS晶体管M16串联连接在电源电压Vddl和地电压之间。恒流源 16和NMOS晶体管M16之间的连接部分连接到NMOS晶体管M17的栅极和误差放大电路OPl 的反相输入端。此外，NMOS晶体管M17和恒流源17串联连接在电源电压Vddl和地电压之间。NMOS晶体管M17和恒流源17之间的连接部分连接到NMOS晶体管M16的栅极。误差放大电路OPl的非反相输入端连接到恒流源2和NMOS晶体管M14之间的连接部分。
此外，NMOS晶体管Ml和M2分别指代第一和第二晶体管。恒流源2和电平移动电路3分别指代第一恒流源和电平移动电路部分。调压电路4和检测电路5分别指代调压电路部分和检测电路部分。此外，NMOS晶体管M13、M14、M15、M16和M17分别指代第三、第四、 第五、第六和第七晶体管。恒流源11、15、16和17分别指代第二、第三、第四和第五恒流源。 此外，误差放大电路OPl指代电压比较电路。恒流电路I可以集成为单个集成电路(1C)。
在这样的配置中，NMOS晶体管M13和恒流电路11形成源极跟随器电路，并且电压被输出到NMOS晶体管Ml和M2的栅极，通过将NMOS晶体管M14的漏极电压(即恒流电路2 和NMOS晶体管M14之间的连接部分的电压)电平移动NMOS晶体管M13的栅极-源极电压而获得该电压。
在以下，NMOS晶体管M1、M2、M13、M14和M15的栅极-源极电压分别由Vgsl、Vgs2、 Vgs3、Vgs4和Vgs5表示。此外，NMOS晶体管Ml和M2的漏极-源极电压分别由Vdsl和 Vds2表示。
因为NMOS晶体管M15的源极电压等于NMOS晶体管M2的漏极电压，所以在以下公式(I)中给出NMOS晶体管M15的栅极电压Vgl5。
Vgl5=Vds2+Vgsl5 (I)
因为NMOS晶体管M14和M15的栅极相互连接，所以匪OS晶体管Ml的漏极电压等于从NMOS晶体管M15的栅极电压Vgl5减去NMOS晶体管M14的栅极-源极电压Vgsl4而获得的电压。因此，从以上公式(I)获得以下公式(2)
Vdl=Vg5-Vgsl4
= (Vds2+Vgsl5)-Vgsl4 (2)
当假设WOS晶体管M14和M15的导电类型彼此相同并且WOS晶体管M14和M15 的阈值电压(阈值)彼此系统并且匪OS晶体管M14和M15的电流放大率β分别由β14和 β 15表示时，恒定电流il和i3分别由以下公式(3)和(4)给出。
il= β 14Χ (Vgsl4-Vthn)2 (3)
3=β 15Χ (Vgsl5-Vthn)2 (4)
基于以上，满足以下公式(5)。
1/ 3=β 14/ β 15Χ (Vgsl4-Vthn) 2/ (Vgsl5-Vthn) 2 (5)
根据公式(5)，通过满足以下公式(6)，由于公式(2)，满足Vdl=Vd2。
il/β 14=i3/β 15 (6)
因此，通过设置NMOS晶体管Μ14和Μ15的晶体管尺寸以及恒定电流il和i3以便满足公式(6)，NMOS晶体管Ml的栅极电压、漏极电压和源极电压分别等于NMOS晶体管M2 的栅极电压、漏极电压和源极电压。因此，NMOS晶体管M2可以准确地输出根据NMOS晶体管Ml和M2之间的晶体管尺寸比率确定的电流而不遭受λ特性的影响。
此夕卜，关于NMOS晶体管Μ14的漏极电压Vdl4，满足公式Vdl4=Vgsl+Vgsl3。当NMOS 晶体管M14的漏极-源极电压由Vdsl4表示时，满足公式Vdl+VdS14=Vdl4=VgSl+VgS13。此外，根据Vdl=Vd2，获得以下公式(7)。
Vdsl4=Vgsl+Vgsl3=Vd2 (7)
当NMOS晶体管M14的过驱动电压由Vovl4表示时，为了 NMOS晶体管M14工作在饱和区域，需要满足Vds ^ VovH0因此，根据公式(7)，获得公式Vgsl+Vgsl3-Vd2 ^ Vovl4。
在此情况下，当假设NMOS晶体管Ml和M14的导电类型相同并且NMOS晶体管Ml 和M14具有相同的尺寸并且NMOS晶体管Ml的阈值电压和过驱动电压分别由Vthn和Vovl 表示时，获得 Vthn+Vovl+Vgsl3-Vd2 ^ Vovl4。
因为Vovl=Vovl4，所以获得 Vthn+Vgsl3_Vd2 ^ O,即 Vthn+Vgsl3 ^ Vd2。
此外，当NMOS晶体管M13的阈值电压和过驱动电压分别由Vthn和Vovl3表示时， 获得Vthn+(Vovl+Vgsl3) ^ Vd2，此外，获得以下公式(8)。
Vds2=Vd2 ^ VthnX2+Vovl3 (8)
阈值电压Vthn是基于制造工艺确定的参数，并且过驱动电压Vovl3可以基于NMOS 晶体管M13的晶体管尺寸以及流经NMOS晶体管M13的电流i2任意设置。因此，可以符合 NMOS晶体管M2的漏极电压Vd2的改变而确定该电路的操作电压。
接下来，考虑是的NMOS晶体管M2工作在饱和区域的最小漏极电压。
当NMOS晶体管M2的阈值电压和过驱动电压分别由Vthn和Vov2表示时，在以下公式(9)中描述用于NMOS晶体管M2工作在饱和区域中的条件。
Vds2 = Vgs2-Vthn=Vov2 (9)
基于此公式(9)，在输出端OUT处的电压Vo的最小电压是Vov2。因此，与现有技术相比，最小电压可以减小一半。
例如，当假设Vthn=O. 8V，Vov2=0. 3V并且Vovl3=0. 3V时，根据以上公式(8)，其中 NMOS晶体管Mll的漏极电压等于NMOS晶体管M12的漏极电压的控制条件是Vds2 ^1. 9V。 此外，根据以上公式(9)，其中NMOS晶体管M3工作在饱和区域中的条件是Vds2 ^ O. 3V。
S卩，输出电路准确性可以维持在以下范围(10)中。
O. 3V ^ Vds2 ^1. 9V (10)
在此情况下，当输出端OUT处的电压Vo降低到小于O. 3V并且NMOS晶体管M2进入线性区域，由于从公式(2)到公式(6)导出的关系Vdl=Vd2，NMOS晶体管Ml还进入线性区域。此外，因为NMOS晶体管Ml的栅极电压被控制为使得恒定电流il流经NMOS晶体管 M1，所以当NMOS晶体管Ml进入线性区域中时，NMOS晶体管Ml的栅极电压Vgl增加，并且 NMOS晶体管M3的栅极电压也增加。在此情况下，根据公式(7)，显然NMOS晶体管M14工作在饱和区域中。因此，在此情况下，如果NMOS晶体管M13工作在饱和区域中并且恒流源2输出预定恒定电流il，则NMOS晶体管Ml和M2可以输出各自的预定电流。
如图3所示，恒流源2由PMOS晶体管M21构成。因为预定偏压电压Vbl被输入到 PMOS晶体管M21的栅极，所以PMOS晶体管M21输出与来自漏极的预定参考电流对应的恒定电流i I。
当PMOS晶体管M21的栅极-源极电压、漏极-源极电压、阈值电压和过驱动电压分别由Vgs21、Vds21、Vthp和Vov21表示时，用于PMOS晶体管M21工作在饱和区域中的条件表示在以下公式(11)中
Vds21 ^ Vgs21-Vthp=Vov21 (11)
当假设恒流电路I的电源电压由Vddl表示并且NMOS晶体管M13的栅极电压由 Vgl3表示时，根据公式(11)，要满足以下公式(12)。
Vddl+Vov21 ^ Vgl3=Vgsl3+Vgsl (12)
接下来，描述包括在检测电路5中的NMOS晶体管M16和M17和恒流源16和17的操作。
假设NMOS晶体管M16的导电类型与NMOS晶体管Ml的类型相同并且NMOS晶体管 M16的电流放大率β与NMOS晶体管Ml的电流放大率相同。此外，假设恒流源16输出与恒定电流il相同的电流并且由具有与图3的PMOS晶体管M21相同的导电类型和相同的电流放大率β的PMOS晶体管构成。
当NMOS晶体管Μ16的栅极-源极电压和NMOS晶体管Μ17的栅极-源极电压分别由Vgsl6和Vgsl7表示时，NMOS晶体管M17的栅极电压Vgl7表示如下
Vgl7=Vgsl7+Vgsl6
因为恒流源16输出与恒定电流il相同的电流并且由具有与图3的PMOS晶体管 M21相同的导电类型和相同的电流放大率β的PMOS晶体管构成，用于构成恒流源16的 PMOS晶体管操作在饱和区域中的条件表示在以下公式(13)中。
Vddl+Vov21 ^ Vgl7=Vgsl7+Vgsl6 (13)
根据公式(12)和(13)，通过满足以下公式(14)，恒流源2可以输出预定恒定电流 il。
Vddl+Vov21 ^ Vgsl7+Vgsl6 ^ Vgsl3+Vgsl (14)
此外，当NMOS晶体管Ml3的漏极-源极电压Vds 13满足以下公式(15)时，NMOS晶体管M13可以工作在饱和区域中。
Vdsl3=Vddl-Vgsl = Vggl3_Vthn (15)
因此，当满足以上公式(14)和(15)时，NMOS晶体管Ml和M2可以输出各自的预定电流。
例如，在恒流电路I驱动用于由锂离子电池驱动的移动设备的显示器的发光二级管时，电源电压Vddl对应于锂离子电池的电池电压。因此，通常，基于锂离子电池的放电曲线，优选假设3. 2V ^ Vd dl ^ 4. 4V并且对于以上公式(14)和(15)的考虑，确定Vddl = 3. 2V。
如上所述，Vthn=O.8V。当假设 Vov21=_0. 3V 并且 Vovl6=0. 3V 时，以上公式(14) 的第一和第二项表不如下
Vddl+Vov21=3. 2V-0. 3V=2. 9V ^ Vgsl7+Vgsl6
因为Vgsl6=(0. 8V+0. 3V)=1.1V，所以获得以下关系。
Vddl+Vov21=3. 2V-0. 3V=2. 9V ^ Vgsl7+1.1V
因此，以上公式(14)变为以下公式(16)。
2. 9V ^ Vgsl7+1.1V ^ Vgsl3+Vgsl (16)
在NMOS晶体管M17中，阈值电压和过驱动电压分别由Vthn7和Vovl7表示。
在此情况下，可以例如通过改变制造工艺或者应用背向偏压效果容易地将NMOS 晶体管M17的阈值电压Vthnl7设置为大于Vthn。当假设Vthn=L OV并且Vovl7=0. 3V时， 获得Vgsl7=Vthnl7+Vovl7=l. 0V+0. 3V=1. 3V。因此，以上公式(16)表示在以下公式(17)中。
2. 9V ^ Vgsl7+1. 1V=2. 4V ^ Vgsl3+Vgsl (17)
此外，如上所述，因为Vovl3=0. 3V，所以 Vgsl3=Vthn+Vovl3=0. 8V+0. 3V=1.1V。因此，以上公式(17)表示为2.9V兰Vgsl7+1. 1V=2.4V兰1. lV+Vgsl。当从公式的每项减去1.1V时，获得以下公式(18)，其示出公式(18)的第一项和第二项之间的正确的量值关系。
1. 8V ^1. 3V ^ Vgsl (18)
接下来，描述检测电路5的操作。
电压Vgl3和电压Vgl7被输入到误差放大电路OPl的输入端。电压Vgl3是恒流源2和NMOS晶体管M14之间的连接部分的电压，并且Vgl7是恒流源16和NMOS晶体管M16 之间的连接部分的电压。当电压Vgl3小于电压Vgl7时，误差放大电路OPl输出低电平信号Dout，并且当电压Vgl3大于电压Vgl7时，误差放大电路OPl输出高电平信号Dout。
S卩，当恒流电路I的输出端OUT处的电压Vo充分高并且预定电流正从输出端OUT 输出时，误差放大电路OPl输出低电平信号Dout。另一方面，当恒流电路I的输出端OUT处的电压Vo降低时，误差放大电路OPl输出高电平信号Dout。NMOS晶体管Ml和M2工作在各自的线性区域中。电压Vgl3变得等于或大于电压Vgl7。由于此特征，例如，通过使用信号Dout，可能变得能够增加构成外部负载10的发光二级管的阳极的电压，以便恒流电路I 输出预定电流。
通常，电压从升压型切换转换器、电荷泵等外部地提供到发光二级管的阳极。因此，通过根据信号Dout的信号电平调整那些升压比，发光二级管的阳极电压可以增加。
在此，当电压Vgl3小于电压Vgl7时，根据以上公式(18)，电压Vgsl的最大电压是1. 3V。在此情况下，获得 Vdsl3=Vddl-Vgsl=3. 2V-1. 3V=1. 9V 和 Vgsl3-Vthn=Vovl3=0. 3V toO. 7V。因此，以上公式(15)表示为 Vdsl3=l. 9V ^ Vgsl3_Vthn=0. 3V toO. 7V，这示出量值关系是正确的。
图4例示当使用以上参数时的模拟结果。横轴表示在图4的部分(a)到(c)的每个中的输出端OUT处的电压Vo。
如图4中所示，当电压Vgl3大于电压Vgl7时，检测电路5的输出信号Dout从低电平(L)转换为高电平(H)。这时，输出端OUT处的电压Vo是O. 05V,并且恒流电路I输出具有预定电流值的输出电流iout。
因此，根据公式(10)，可以维持恒流电路I的输出电流准确性的条件表示在以下公式(19)中。
O. 05V 刍 Vds2 刍1. 9V (19)
另一方面，在图10所示的传统例子2中，当假设Vthn=O. 8V并且Vov=O. 3V时，可以维持恒流电路的输出电流准确性的条件是Vo ^1.1V，并且输出晶体管工作在饱和区域中的最小端电压是Vo ^ O. 3V。S卩，在满足公式(20)的范围内可以维持输出电流准确性。
O. 3V ^ Vds2 ^1.1V (20)
以相同的方式，在图11所示的传统例子3中，可以维持恒流电路的输出电流准确性的条件表示在以下公式(21)中。
O. 3V ^ Vds2 ^1. 9V (21)
图5例示考虑公式(19)到(21)的条件的输出电流的特性例子。
如从图5显然，在传统例子2和3中，可以维持输出电流准确性的电压Vds2的最小值是0.3V。另一方面，根据本发明的此实施例，可以维持输出电流准确性的电压Vds2的最小值极大地降低到O. 05V。
此外,在NMOS晶体管M17中，电流放大率β由β 17表示,过驱动电压Vovl7表示如下
νον17=(2Χ 5/β 17)1/2
因为i5和β 17可以任意设置，当假设Vthnl7=0. 8V并且Vovl7=0. 5V时，表示为 Vgsl7=Vthnl7+Vovl7=0. 8V+0. 5V=1. 3V。因此，公式(16)表示为以下公式(22)。
2. 9V ^ Vgsl7+1. 1V=2. 4V ^ Vgsl3+Vgsl (22)
类似于公式(17)，可以从公式(22)导出公式(18)。因此，可以获得类似的效果。
如上所述，根据本发明的第一实施例的恒流电路包括检测电路5，该检测电路5检测在NMOS晶体管Ml和M2的至少一个工作在线性区域时NMOS晶体管Ml和M2的至少一个变得不能输出与来自恒流源2的恒定电流il成比例的电流的状态。通过具有此配置，可以变得能够实质上扩展输出高度准确的输出电流的在输出端处的操作电压范围并且还极大地提高效率。
此外，可以变得能够去除对应于现有技术中的级联元件的图9的NMOS晶体管M41 和M42.由于此特征，可以变得能够极大地减小芯片面积并且输出高度准确的输出电流而不由于输出端OUT处的电压改变而产生系统错误。此外，可以变得能够通过将输出端OUT 处的最小电压减小一半而降低输出晶体管消耗的功耗，实质上扩展可以输出高度准确的输出电流的输出端处的电压范围，并且获得大得多的通用性。
此外，在图2中，可以去除恒流源15和NMOS晶体管M15并且可以使用误差放大电路27。在此情况下，如图6所示，误差放大电路27的输出端连接到NMOS晶体管M14的栅极，并且误差放大电路27的反相输入端连接到NMOS晶体管M14和NMOS晶体管Ml之间的连接部分，并且误差放大电路27的非反相输入端连接到输出端OUT。
通过这样做，误差放大电路27扩展NMOS晶体管M14的栅极电压以便匪OS晶体管 Ml的漏极电压Vdl等于NMOS晶体管M2的漏极电压Vd2。因此，获得状态Vdl=Vd2。
在此情况下，当NMOS晶体管Ml的栅极电压、漏极电压和源极电压分别等于NMOS 晶体管M2的栅极电压、漏极电压和源极电压时，NMOS晶体管M2可以变得能够准确地输出基于NMOS晶体管Ml和M2之间的晶体管尺寸比率确定的电流而不遭受λ特性的影响。如上所述，由于误差放大电路27提供的负反馈控制，可以变得能够将NMOS晶体管M2的漏极电压准确地设置为等于NMOS晶体管Ml的漏极电压。
此外，在图2中，在该电路的操作开始之后或者在恒定电流il的电流值改变之后，由于NMOS晶体管M13的栅极电压的突然改变，在输出电流iout中可能发生超量 (overshoot)或不足(undershoot)。因此,可以防止超量和不足的出现。为此,如图7所示， 可以在NMOS晶体管M14的漏极和栅极之间添加电容器Cll通过这样做，可以获得与第一实 施例中相同的效果，并且还可以防止输出电流iout中发生过量和不足。因此，可以变得能 够防止故障而不向外部负载10提供过量电流。
此外，在图7中，例示了基于图2的电路配置的情况。但是，图7所示的修改也可 以应用于图6的电路配置。
此外，在图2中，由于制造的偏差等，可能存在NMOS晶体管Ml的漏极电压被控制 为小于NMOS晶体管M2的漏极电压、NMOS晶体管M2的漏极电压降低、使得NMOS晶体管Ml 工作在线性区域中的情况。因此，极大地增加NMOS晶体管Ml的栅极电压以便使恒定电流 il流到NMOS晶体管Ml。在此情况下，如果NMOS晶体管M2的漏极电压大于NMOS晶体管Ml 的漏极电压并且NMOS晶体管M2工作在饱和区域中，则可能发生示出比设置的电流值大的 输出电流的错误操作。
为了防止这样的错误操作，如图8所示，可以提供偏移电压产生电路21，其向NMOS 晶体管M15的源极提供电压，通过向NMOD晶体管M2的漏极电压添加预定的偏移电压Vof 而获得该电压。通过这样做，可以在NMOS晶体管M14和M15的栅极和源极之间提供偏移电 压Vof。因此，NMOS晶体管Ml的漏极电压被控制为比NMOS晶体管M2的漏极电压大了偏移 电压Vof。
此外，参考图8，描述其中提供偏移电压产生电路21的情况。但是，不提供偏移电 压产生电路21，例如通过改变NMOS晶体管M14和M15的晶体管尺寸，可以改变NMOS晶体管 M14和M15的特性，使得产生偏移电压Vof。
通过这样做，可以获得与第一实施例中相同的效果，并且还可以防止由于制造的 偏差而输出比设置的电流值大的输出电流的错误操作的发生。
此外，在图8中，例示了基于图2的电路配置的情况。但是，通过向图6中的误差 放大电路27提供输入偏移电压，可以获得与图8中获得的相同的效果。此外，图8所示的 恒流电路也可以应用于具有图7所示的配置的恒流电路。在此情况下，可以在图8的恒流 电路中的NMOS晶体管M14的漏极和栅极之间提供电容器CU。
此外，在以上描述中，电源电压Vddl可以等于或者不同于电源电压Vdd2。此外，恒 流电路I可以与产生电源电压Vddl的电源电路和产生电源电压Vdd2的电源电路的至少一 个一起集成为单个1C。在此情况下，外部负载10可以与恒流电路I 一起集成为单个1C。
此外，在以上描述中，描述了在输出晶体管中使用NMOS晶体管的情况。但是，本发 明不限于此配置。本发明也可以应用于在输出晶体管中使用PMOS晶体管的情况。
本申请是基于2010年6月29日提交的日本专利申请No. 2010-147982并要求该 申请的优先权的权益，其全部内容通过引用合并于此。
权利要求
1.一种恒流电路，产生预定的恒定电流并将该预定的恒定电流提供给负载，该恒流电路包括 由MOS晶体管构成的第一晶体管，使得根据输入到该第一晶体管的栅极的控制信号的电流流动； 由MOS晶体管构成的第二晶体管，具有与第一晶体管相同的导电类型，该第二晶体管的栅极和源极分别对应于并且连接到所述第一晶体管的栅极和源极，所述第二晶体管的漏极连接到负载，所述第二晶体管向该负载提供电流，该电流是根据输入到所述第二晶体管的栅极的控制信号； 调压电路部分，根据所述第二晶体管的漏极电压控制所述第一晶体管的漏极电压； 恒定电流产生电路部分，由经由所述调压电路部分向所述第一晶体管提供预定的第一恒定电流的第一电流源构成； 电平移动电路部分，对所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的电压进行电平移动，并且向所述第一晶体管和所述第二晶体管的栅极输出被电平移动过的电压；以及 检测电路部分，在所述第一晶体管和所述第二晶体管的至少一个工作在线性区域中时，确定所述第一晶体管和所述第二晶体管的至少一个是否不能输出与所述第一恒定电流成比例的电流， 其中，所述检测电路部分通过在所述调压电路部分和所述恒定电流产生电路部分之间的连接部分处的电压和预定参考电压之间进行电压比较来进行确定。
2.根据权利要求1的恒流电路， 其中所述检测电路部分产生具有与所述第一恒定电流相同的电流值的第四恒定电流，将所述第四恒定电流提供给具有与所述第一晶体管相同的导电类型的第六晶体管，并将所述第六晶体管的输入端的电压设置为参考电压，通过对所述第六晶体管的输入端的电压进行电平移动而获得所述电压，所述第四恒定电流被输入到所述输入端，并且将被电平移动过的电压输入到所述第六晶体管的栅极。
3.根据权利要求1或2的恒流电路， 其中所述电平移动电路部分包括 第三晶体管，由MOS晶体管构成，并且具有连接到所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的栅极，以及 第二恒流源，向所述第三晶体管提供预定的第二恒定电流，以及所述第三晶体管和所述第二恒流源形成源极跟随器电路，并且所述第三晶体管和所述第二恒流源之间的连接部分连接到所述第一晶体管和所述第二晶体管的栅极，以便所述电平移动电路部分将所述调压电路部分和所述恒定电流产生电路部分之间的连接部分的电压电平移动达所述第三晶体管的栅极-源极电压。
4.根据权利要求3的恒流电路， 其中所述检测电路部分包括 由MOS晶体管构成的所述第六晶体管，其使得根据输入到所述第六晶体管的栅极的控制信号的电流流动， 第四电流源，向所述第六晶体管提供预定的第四恒定电流，电平移动电路，对所述第六晶体管和所述第四电流源之间的连接部分的电压进行电平移动，并向所述第六晶体管的栅极输出电平移动过的电压，以及 电压比较电路，在参考电压和所述调压电路部分与所述恒定电流产生电路部分之间的连接部分的电压之间进行电压比较，并产生和输出指示电压比较的结果的信号，所述参考电压是所述第六晶体管和所述第四电流源之间的连接部分的电压。
5.根据权利要求4的恒流电路， 其中所述电平移动电路包括 第七晶体管，具有连接到所述第六晶体管和所述第四电流源之间的连接部分的栅极，并且由具有与所述第三晶体管相同的导电类型的MOS晶体管构成，以及第五恒流源，向所述第七晶体管提供预定的第五恒定电流，以及所述第七晶体管和所述第五恒流源形成源极跟随器电路，并且所述第七晶体管和所述第五恒流源之间的连接部分连接到所述第六晶体管的栅极，以便所述电平移动电路将所述第七晶体管和所述第五恒流源之间的连接部分的电压电平移动达所述第七晶体管的栅极-源极电压。
6.根据权利要求5的恒流电路， 其中所述第七晶体管的电流放大倍数小于所述第三晶体管的电流放大倍数。
7.根据权利要求5的恒流电路， 其中所述第七晶体管的阈值大于所述第三晶体管的阈值。
8.根据权利要求5到7的任意一项的恒流电路， 其中所述第五恒流源产生具有大于所述第二恒定电流的电流值的电流值的第五恒定电流。
9.根据权利要求1到8的任意一项的恒流电路， 其中所述调压电路部分包括 第四晶体管，连接在所述恒定电流产生电路部分和所述第一晶体管之间，并且由MOS晶体管构成， 第五晶体管，具有连接到所述第二晶体管的漏极的端子，具有连接到所述第四晶体管的栅极的栅极，并且由具有与所述第四晶体管相同的导电类型的MOS晶体管构成，以及第三恒流源，向所述第五晶体管的另一端子提供预定的第三恒定电流，以及所述第四晶体管和所述第五晶体管的栅极之间的连接部分连接到所述第三恒流源和所述第五晶体管之间的连接部分，并且所述第四晶体管的操作被控制为使得所述第一晶体管的漏极电压等于所述第二晶体管的漏极电压。
10.根据权利要求9的恒流电路， 其中所述第一恒定电流和所述第三恒定电流以相同的方式设置以便所述第一恒定电流和所述第三恒定电流之间的电流比率的值等于所述第四晶体管的电流放大率和所述第五晶体管的电流放大率之间的比率的值。
11.根据权利要求9或10的恒流电路， 其中所述第四晶体管具有与所述第一晶体管相同的导电类型和相同的尺寸。
12.根据权利要求1到8的任意一项的恒流电路， 其中所述调压电路部分包括第四晶体管，连接在所述恒定电流产生电路部分和所述第一晶体管之间，并且由MOS晶体管构成， 电压产生电路，产生通过向所述第二晶体管的漏极电压添加预定电压而获得的电压，第五晶体管，具有被输入了由所述电压产生电路产生的电压的端子，具有连接到所述第四晶体管的栅极的栅极，并且有具有与所述第四晶体管相同的导电类型的MOS晶体管构成，以及 第三恒流源，向所述第五晶体管的另一端子提供预定的第三恒定电流，以及所述第四晶体管和所述第五晶体管的栅极之间的连接部分连接到所述第三恒流源和所述第五晶体管之间的连接部分，并且所述第四晶体管的操作被控制为使得所述第一晶体管的漏极电压比所述第二晶体管的漏极电压大了预定电压。
13.根据权利要求1到8的任意一项的恒流电路， 其中所述调压电路部分包括 第四晶体管，连接在所述恒定电流产生电路部分和所述第一晶体管之间，并且由MOS晶体管构成， 第五晶体管，具有连接到所述第二晶体管的漏极的端子，具有连接到所述第四晶体管的栅极的栅极，并且由具有与第四晶体管相同的导电类型的MOS晶体管组成，以及第三恒流源，向所述第五晶体管的另一端子提供预定的第三恒定电流，以及所述第四晶体管和所述第五晶体管的栅极之间的连接部分连接到所述第三恒流源和所述第五晶体管之间的连接部分，并且所述第四晶体管的操作被控制为使得所述第一晶体管的漏极电压比所述第二晶体管的漏极电压大了预定电压。
14.根据权利要求1到8的任意一项的恒流电路， 其中所述调压电路部分包括 比较电路，进行所述第一晶体管的漏极电压和所述第二晶体管的漏极电压之间的电压比较，并且产生并输出指示所述电压比较的结果的信号，以及 调压电路，基于指示所述电压比较的结果的信号，根据所述第二晶体管的漏极电压控制所述第一晶体管的漏极电压，以及 所述比较电路由误差放大电路构成，该误差放大电路具有分别被输入了所述第一晶体管和所述第二晶体管的漏极电压的输入端，并且所述调压电路包括被输入了来自所述误差放大电路的输出信号的栅极，并且由与所述第一晶体管的漏极串联连接的、并且由MOS晶体管构成的第四晶体管构成。
15.根据权利要求14的恒流电路， 其中所述第四晶体管是具有与所述第一晶体管相同的导电类型的晶体管，并且所述误差放大电路控制所述第四晶体管的操作以便所述第一晶体管的漏极电压等于所述第二晶体管的漏极电压。
16.根据权利要求14的恒流电路， 其中所述第四晶体管是具有与所述第一晶体管相同的导电类型的晶体管，并且所述误差放大电路提供预定的输入偏移电压以便所述第一晶体管的漏极电压比所述第二晶体管的漏极电压大了预定电压。
17.根据权利要求9到16的任意一项的恒流电路，其中所述调压电路还包括 连接在连接部分和所述第四晶体管的栅极之间的电容器，所述连接部分在所述第四晶体管和所述恒定电流产生电路部分之间。
18.根据权利要求1到17的任意一项的恒流电路， 其中所述第一晶体管、所述第二晶体管、所述调压电路部分、所述恒定电流产生电路部分、所述电平移动电路部分和所述检测电路部分集成为单个1C。
19.一种发光二级管驱动器件，包括 根据权利要求1到18的任意一项的恒流电路，其产生预定的恒定电流并且向发光二级管提供产生的电流。
全文摘要
恒流电路包括第一晶体管；第二晶体管，具有拦截导弹已经通过的栅极和源极的栅极和源极，并且具有连接到负载的漏极；调压电路部分，控制第一晶体管的漏极电压，恒定电流产生电路部分，向第一晶体管提供恒定电流；以及检测电路部分，通过在调压电路部分和恒定电流产生电路部分之间的连接部分处的电压和预定参考电压之间进行电压比较，在第一晶体管和第二晶体管的至少一个工作在线性区域中时，确定第一晶体管和第二晶体管的至少一个是否不能输出与所述第一恒定电流成比例的电流。
文档编号G05F3/24GK103003768SQ20118003500
公开日2013年3月27日 申请日期2011年6月16日 优先权日2010年6月29日
发明者野田一平 申请人:株式会社理光