专利名称：一种基于单片机的钟控继电器的制作方法
技术领域：
—种基于单片机的钟控继电器
技术领域：
本实用新型涉及钟控继电器技术领域，具体地说，是一种基于单片机的钟控继电器。
背景技术：
随着上海地区电网的发展，为了满足电网无功管理的要求以及电气设备的安全运行的需要，对电容器投切继电器改造十分迫切，软件式电容器投切装置是今后发展的方向。除了已经进行综合自动化改造的变电站外，而电力中心仍有大量10千伏电容器柜采用传统的电容器投切方式运行，这些继电器显然已不符合当今电网发展的大趋势。
实用新型内容本实用新型的目的在于克服现有技术的不足，提供一种基于单片机的钟控继电器。本实用新型的目的是通过以下技术方案来实现的一种基于单片机的钟控继电器，包含第一集成电路，第二集成电路以及LED数码管；第一集成电路和第二集成电路分别与电池的负极相连并接地，第一集成电路与数码管相连。晶振的2端与第二集成电路的Xl端相连，晶振的3端与第一集成电路的X2端相连。所述的第一集成电路通过电容与电池的负极相连并接地。所述的第二集成电路通过电容与电池的负极相连并接地。第二集成电路与第一集成电路连接关系为第二集成电路的瓦疗端与第一集成电路PB0/CP1端相连；第二集成电路的SCLK端与第一集成电路PB1/0C1A端相连；第二集成电路的VO端与第一集成电路PB2/云/OClB端相连。所述的LED数码管与第一集成电路连接关系为LED数码管的A端与第一集成电路的HXVRXD端相连；LED数码管的B端与第一集成电路的HH/TXD端相连；LED数码管的C端与第一集成电路的ro2/NT0端相连；LED数码管的D端与第一集成电路的H)3/NT1端相连；LED数码管的E端与第一集成电路的HM/TO/XCK端相连；LED数码管的F端与第一集成电路的H)5/T1端相连；LED数码管的G端与第一集成电路的ro6/AN0端相连；LED数码管的DP端与第一集成电路Ul的TO7/AN1端相连；LED数码管的I端与第一集成电路的PC0/ADC0端相连；LED数码管的2端与第一集成电路的PC1/ADC1端相连；[0024]LED数码管的3端与第一集成电路的PC2/ADC2端相连；LED数码管的4端与第一集成电路的PC3/ADC3端相连。与现有技术相比，本实用新型的积极效果是(I)投跳时间精度从原先SDK-2型的15分钟达到I分钟；(2)灵活设置，最多可以设置50条时钟控制日程，可设置特殊节假日场景模式；(3)采用内置充电模块，当外部电源失去时仍可保持时钟模块正常工作(4)投跳时间设定比原来方便，可直接通过固件升级完成。
图I本实用新型的原理图。附图中的标号为X1为晶振，Cl为第一集成电路的电容，C2为第二集成电路的电容，BI为电池，Ul为第一集成电路，U2为第二集成电路。
具体实施方式以下提供本实用新型一种基于单片机的钟控继电器的具体实施方式
。实施例I请参见附图I，一种基于单片机的钟控继电器，包含第一集成电路Ul，第二集成电路U2以及LED数码管；第一集成电路Ul和第二集成电路U2分别与电池BI的负极相连并接地，第一集成电路Ul与数码管相连；第一集成电路Ul和第二集成电路U2内部的芯片型号为 DS1302 ；。晶振Xl的2端与第二集成电路U2的Xl端相连，晶振的3端与第一集成电路Ul的X2端相连。所述的第一集成电路Ul通过电容Cl与电池BI的负极相连并接地。所述的第二集成电路U2通过电容C2与电池BI的负极相连并接地。第二集成电路U2与第一集成电路Ul连接关系为第二集成电路U2端的与第一集成电路Ul PB0/CP1端相连；第二集成电路U2端的SCLK与第一集成电路Ul PB1/0C1A端相连；第二集成电路U2端的VO与第一集成电路PB2/ SS /OClB端相连。所述的LED数码管与第一集成电路Ul的连接关系为LED数码管的A端与第一集成电路Ul的TO0/RXD端相连；LED数码管的B端与第一集成电路Ul的TO1/TXD端相连；LED数码管的C端与第一集成电路Ul的ro2/NT0端相连；LED数码管的D端与第一集成电路Ul的H)3/NT1端相连；LED数码管的E端与第一集成电路Ul的HM/TO/XCK端相连；LED数码管的F端与第一集成电路Ul的TO5/T1端相连；LED数码管的G端与第一集成电路Ul的ro6/AN0端相连；LED数码管的DP端与第一集成电路Ul的TO7/AN1端相连；LED数码管的I端与第一集成电路Ul的PC0/ADC0端相连；LED数码管的2端与第一集成电路Ul的PC1/ADC1端相连；[0054]LED数码管的3端与第一集成电路Ul的PC2/ADC2端相连；LED数码管的4端与第一集成电路Ul的PC3/ADC3端相连。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技 术人员，在不脱离本实用新型构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围内。
权利要求1.一种基于单片机的钟控继电器，其特征在于，包含第一集成电路，第二集成电路以及LED数码管；第一集成电路和第二集成电路分别与电池的负极相连并接地，第一集成电路与数码管相连。
2.如权利要求I所述的一种基于单片机的钟控继电器，其特征在于，晶振的2端与第二集成电路的Xl端相连，晶振的3端与第一集成电路的X2端相连。
3.如权利要求I所述的一种基于单片机的钟控继电器，其特征在于，所述的第一集成电路通过电容与电池的负极相连并接地。
4.如权利要求I所述的一种基于单片机的钟控继电器，其特征在于，所述的第二集成电路通过电容与电池的负极相连并接地。
5.如权利要求I所述的一种基于单片机的钟控继电器，其特征在于，第二集成电路与第一集成电路连接关系为 第二集成电路的石〒端与第一集成电路PB0/CP1端相连； 第二集成电路的SCLK端与第一集成电路PB1/0C1A端相连； 第二集成电路的VO端与第一集成电路PB2/豆/OClB端相连。
6.如权利要求I所述的一种基于单片机的钟控继电器，其特征在于，所述的LED数码管与第一集成电路连接关系为 LED数码管的A端与第一集成电路的HXVRXD端相连； LED数码管的B端与第一集成电路的HH/TXD端相连； LED数码管的C端与第一集成电路的ro2/NT0端相连； LED数码管的D端与第一集成电路的H)3/NT1端相连； LED数码管的E端与第一集成电路的HM/TO/XCK端相连； LED数码管的F端与第一集成电路的H)5/T1端相连； LED数码管的G端与第一集成电路的ro6/AN0端相连； LED数码管的DP端与第一集成电路Ul的TO7/AN1端相连； LED数码管的I端与第一集成电路的PC0/ADC0端相连； LED数码管的2端与第一集成电路的PC1/ADC1端相连； LED数码管的3端与第一集成电路的PC2/ADC2端相连； LED数码管的4端与第一集成电路的PC3/ADC3端相连。
专利摘要本实用新型涉及一种基于单片机的钟控继电器，包含第一集成电路，第二集成电路以及LED数码管；第一集成电路和第二集成电路分别与电池的负极相连并接地，第一集成电路与数码管相连。本实用新型的优点投跳时间精度从原先SDK-2型的15分钟达到1分钟；灵活设置，最多可以设置50条时钟控制日程，可设置特殊节假日场景模式。
文档编号G05B19/042GK202472325SQ20122010699
公开日2012年10月3日 申请日期2012年3月20日 优先权日2012年3月20日
发明者李顺道, 韩浩江 申请人:上海市电力公司