专利名称：一种基于arm的水下移动观测平台嵌入式控制器的制作方法
技术领域：
本实用新型涉及自动控制技术领域，具体为一种基于ARM的水下移动观测平台嵌入式控制器。
背景技术：
水下移动观测平台具备水下自主航行能力，可完成海洋环境监测和水下观测，并实现产业化。参照附图I所示，水下移动观测平台的控制系统包括嵌入式控制器、深度传感器、航向姿态传感器、多普勒速度仪、铱星通讯模块、GPS接收机、CTD传感器、侧扫声纳装置。其中，嵌入式控制器实现移动观测平台的运动控制、数据采集；深度传感器用于测量 水下移动观测平台的航行深度，它与控制装置之间采用RS232进行通讯；航向姿态传感器用于测量水下移动观测平台的航向与姿态，它与控制装置之间采用RS232进行通讯；多普勒速度仪用于测量水下移动观测平台的航行速度，它与控制装置之间采用RS232进行通讯；铱星通讯模块用于水下移动观测平台远程的数据和指令传输，它与控制装置之间采用RS232进行通讯；GPS接收机用于水下移动观测平台在水面时的定位，它与控制装置之间采用RS232进行通讯；CTD传感器用于水下移动观测平台测量海水的温度、盐度和深度，它与控制装置之间采用RS232进行通讯；侧扫声纳装置用于水下移动观测平台的水下观测，它与控制装置之间采用RS232进行通讯。传统的自主水下航行器的控制装置采用PC/104型计算机模块进行设计，用这种模块设计的控制装置外围接口资源非常有限，难以胜任携带多传感器的任务，即使在此模块基础上进行硬件扩展，往往扩展出的接口和主控制模块之间也很难完全兼容，系统可靠性较低。其次，也是更重要的一点是此模块功耗相对较高，体积相对较大，难于满足水下移动观测平台对体积与功耗的苛刻要求。
发明内容要解决的技术问题为解决现有技术存在的问题，本实用新型提出了一种基于ARM的水下移动观测平台嵌入式控制器，针对新一代便携式自主水下观测系统的功能需求，采用高集成度的ARM进行控制装置的定制设计，不仅可以减小控制装置的体积，降低其功耗，而且可以提高系统的工作稳定性，增强水下移动观测平台的续航能力。技术方案本实用新型的技术方案为所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于包括CPU单元、IDE存储器、USB接口、网口和CAN总线接口 ；IDE存储器存储水下移动观测平台的数据；USB接口包括slave USB接口和master USB接口；网口用于水下移动观测平台与外部计算机之间的通讯；CAN总线接口用于嵌入式控制器将解算得到的操舵指令发送给后段控制器，由后段控制器进行操舵控制；所述CPU单元包括arm920T核的S3C2440A型微处理器和与S3C2440A型微处理器连接的外围电路，外围电路包括SDRAM电路、flash存储器电路、晶振电路、复位电路、供电电路、串口电路、串口扩展电路、串口隔离及串口电平转换电路、IDE硬盘接口电路、USB接口电路、网口电路、CAN总线接口电路。所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于=SDRAM电路由两片HY57V1620组成；第一片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATAO DATA15，其地址线AO A12分别连接S3C2440A的地址线ADDR2 ADDR14，其引脚BAO和BAl分别连接S3C2440A的地址线ADDR24和ADDR25，其控制线nSCS、nSCAS、nSRAS、nWE、LDQM、UDQM、SCKE 和 SCLK 分别连接 S3C2440A 的引脚 nGCS6、nSCAS、nSRAS、nWE、nBEO、nBEl、SCKE 和 SCLKO，其引脚 VSSO VSS2、VSSQO VSSQ3 接直流 3. 3V 电源地，其引脚VDDO VDD2、VDDQ0 VDDQ3接直流3. 3V电源；第二片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATA16 DATA31，其地址线AO A12分别连接S3C2440A的地址线ADDR2 ADDR14，其引脚BAO和BAl分别连接S3C2440A的地址线ADDR24和ADDR25，其控制线 nSCS、nSCAS、nSRAS、nWE、LDQM、UDQM、SCKE 和 SCLK 分别依次连接 S3C2440A 的引脚nGCS6、nSCAS、nSRAS、nWE、nBE2、nBE3、SCKE 和 SCLK1，其引脚 VSSO VSS2、VSSQ0 VSSQ3`接直流3. 3V电源地，其引脚VDDO VDD2、VDDQO VDDQ3接直流3. 3V电源。 所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于flash存储器电路采用K9F2G08型Nand Flash,其引脚100 107分别连接S3C2440A的数据线DATAO DATA7，其引脚 R/i、CE. CLE, ALE, WE, I!分别接 S3C2440A 的引脚 FRnB、nFCEGPA22、CLE、ALE、nFWE、nFRE，其引脚$P、VCC接直流3. 3V电源，其引脚VSS接直流3. 3V电源地。所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于晶振电路包括用于S3C2440A处理器实时时钟模块中的晶振电路和S3C2440A处理器的主晶振电路；前一晶振电路的引脚XTIrtc和XTOrtc分别接S3C2440A的引脚XTIrtc和XTOrtc ;主晶振电路的引脚XTIpll和XTOpll分别接S3C2440A的引脚XTIpll和XTOpll0所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于复位电路采用复位芯片MAX811实现CPU的低电平复位；复位芯片的电源引脚4接3. 3V直流电源，并通过电容接3. 3V直流电源地，复位芯片的引脚3通过按钮开关接3. 3V直流电源地，其引脚I接3. 3V直流电源地，其引脚2通过电阻接S3C2440A的nRESET引脚。所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于串口扩展电路由串口地址译码电路和串口总线转换电路组成，串口地址译码电路由SN74HC138芯片实现，串口总线转换电路由TL16C554芯片实现；所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于串口隔离及串口电平转换电路共有7路，每一路都由串口接收光电隔离电路、串口发送光电隔离电路及串口电平转换电路组成；串口接收光电隔离电路和串口发送光电隔离电路均分别采用光电隔离器件6N137进行光电隔离；串口电平转换电路是由转换芯片MAX3232S0P实现。所述一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于CAN总线接口电路由CAN协议控制电路、CAN光电隔离电路及CAN电平转换电路组成；CAN协议控制电路由Mcp2515CAN协议控制器芯片实现，CAN光电隔离电路由6N137光电隔离器件实现，CAN电平转换电路由PCA82C250T芯片实现。[0017]有益效果本实用新型采用高度集成的S3C2440A型CPU为核心器件，通过定制相应的外围器件构成的水下移动观测平台的嵌入式控制器，该装置与传统的以PC/104型CPU为核心器件的嵌入式控制器相比，减小了体积和重量，极大地降低了功耗，提高了水下移动观测平台的工作可靠性和续航能力。
附图I是水下移动观测平台的控制系统的组成框图。附图2是本实用新型的CPU单元组成框图。附图3是S3C2440A型CPU引脚图第一部分。附图4是S3C2440A型CPU引脚图第二部分。附图5是S3C2440A型CPU引脚图第三部分。附图6是SDRAM存储器中第一片HY57V1620电路图。附图7是SDRAM存储器中第二片HY57V1620电路图。附图8是flash存储器电路图。附图9是复位电路图。附图IO是晶振电路图。附图11是供电电路图。附图12是串口隔离及串口电平转换电路图。附图13是串口扩展电路。附图14是IDE硬盘接口电路图。附图15是USB接口电路图。附图16是网口电路图。附图17是CAN总线接口电路图。
具体实施方式
下面结合具体实施例描述本实用新型参照附图1，附图I给出本实施例水下移动观测平台的控制系统的组成框图，包括嵌入式控制器、深度传感器、航向姿态传感器、多普勒速度仪、铱星通讯模块、GPS接收机、CTD传感器、侧扫声纳装置。其中，嵌入式控制器实现移动观测平台的运动控制、数据采集；深度传感器用于测量水下移动观测平台的航行深度，它与控制装置之间采用RS232进行通讯；航向姿态传感器用于测量水下移动观测平台的航向与姿态，它与控制装置之间采用RS232进行通讯；多普勒速度仪用于测量水下移动观测平台的航行速度，它与控制装置之间采用RS232进行通讯；铱星通讯模块用于水下移动观测平台远程的数据和指令传输，它与控制装置之间采用RS232进行通讯；GPS接收机用于水下移动观测平台在水面时的定位，它与控制装置之间采用RS232进行通讯；CTD传感器用于水下移动观测平台测量海水的温度、盐度和深度，它与控制装置之间采用RS232进行通讯；侧扫声纳装置用于水下移动观测平台的水下观测，它与控制装置之间采用RS232进行通讯。嵌入式控制器包括CPU单元、IDE存储器、USB接口、网口和CAN总线接口 ；IDE存储器存储水下移动观测平台的数据；USB接口包括slave USB接口和master USB接口；网口用于水下移动观测平台与外部计算机之间的通讯；CAN总线接口用于嵌入式控制器将解算得到的操舵指令发送给后段控制器，由后段控制器进行操舵控制。附图2是本实施例中CPU单元的组成框图，CPU单元包括以arm920T核的S3C2440A型微处理器为控制器的CPU和与S3C2440A型微处理器连接的外围电路，外围电路包括64MB内存SDRAM电路、256MB f I ash存储器电路、晶振电路、复位电路、供电电路、3路串口电路、4路串口扩展电路、串口隔离及串口电平转换电路、IDE硬盘接口电路、2路USB接口电路、网口电路、CAN总线接口电路。S3C2440A型微处理器的主频最高可达533MHz，共289引脚，其引脚资源如附图3 5所示。为了保证CPU正常工作，其EXYCLK引脚通过一个4. 7K上拉电阻后接3. 3V直流电源，其OMO引脚通过一个4. 7K下拉电阻后接3. 3V直流电源地，其OMl、0M2和0M3引脚接3. 3V直流电源地，如图3所示。此外，其!11、1(1、1'1、了2、说、价、讥0、8132、017、016、A15、B13、A11、A7、A5、N1、U3、U9、U15、G1、H11、T14、F2、A3、A4、B10、A12、C17、G17、R17、M12引脚接 3. 3V 直流电源地，其 B6、A9、B12、B14、B16、F17、C1、K12、T12、T3、J1、P14、N15 引脚·接 3. 3V 直流电源，其 J17、G4、F1、F16、A16、B11、A10、A6、A1、N16、M13、U11、T8、T6、U2、U1、L2、J2引脚接I. 25V直流电源，其H14引脚通过一个15K上拉电阻接3. 3V直流电源，如图5所示。附图6和附图7是64MB SDRAM存储器电路图。SDRAM电路由两片HY57V1620组成。每片HY57V1620的大小为32MB，共64MB。第一片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATAO DATA15(参见图3)，其地址线AO A12分别连接S3C2440A的地址线ADDR2 ADDR14 (参见图3)，其BAO引脚连接S3C2440A的地址线ADDR24 (参见图3)，其引脚BAl连接S3C2440A的地址线ADDR25 (参见图3)，其控制线nSCS连接S3C2440A的nGCS6引脚(参见图3)，其控制线nSCAS连接S3C2440A的nSCAS引脚(参见图4)，其控制线nSRAS连接S3C2440A的nSRAS引脚(参见图4)，其控制线nWE连接S3C2440A的nWE引脚(参见图4)，其控制线LDQM连接S3C2440A的nBEO引脚(参见图4)，其控制线UDQM连接S3C2440A的nBEl引脚(参见图4)，其控制线SCKE连接S3C2440A的SCKE引脚(参见图4)，其控制线SCLK连接S3C2440A的SCLKO引脚(参见图4)，其VSSO VSS2、VSSQO VSSQ3引脚接直流3. 3V电源地，其VDDO VDD2、VDDQO VDDQ3引脚接直流3. 3V电源。第二片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATA16 DATA31 (参见图
3)，其地址线Α(ΓΑ12分别连接S3C2440A的地址线ADDR2 ADDR14相连(参见图3)，其引脚BAO连接S3C2440A的地址线ADDR24(参见图3)，其引脚BAl连接S3C2440A的地址线ADDR25(参见图3)，其控制线nSCS连接S3C2440A的nGCS6引脚(参见图3)，其控制线nSCAS连接S3C2440A的nSCAS引脚(参见图4)，其控制线nSRAS连接S3C2440A的nSRAS引脚(参见图
4)，其控制线nWE连接S3C2440A的nWE引脚(参见图3)，其控制线LDQM连接S3C2440A的nBE2引脚(参见图4 )，其控制线UDQM连接S3C2440A的nBE3引脚(参见图4 )，其控制线SCKE连接S3C2440A的SCKE引脚(参见图4)，其控制线SCLK连接S3C2440A的SCLKl引脚(参见图4)，其VSSO VSS2、VSSQO VSSQ3引脚接直流3. 3V电源地，其VDDO VDD2、VDDQO VDDQ3引脚接直流3. 3V电源。附图8是flash存储器电路图。fIash存储器电路采用K9F2G08型Nand Flash,该片大小为256MB。其IOO 107引脚分别连接S3C2440A的数据线DATAO DATA7 (参见图3)，苴R/1引脚连接S3C2440A的FRnB引脚(参见图4)，其引脚连接S3C2440A的nFCEGPA22引脚(参见图4 )，其CLE引脚连接S3C2440A的CLE引脚(参见图4 )，其ALE引脚连接S3C2440A的ALE引脚(参见图4)，苴■引脚连接S3C2440A的nFWE引脚(参见图4)，其 引脚连接S3C2440A的nFRE引脚(参见图4)。其^ VCC引脚接直流3. 3V直流电源，其VSS引脚接直流3. 3V电源地。附图9和附图10是复位、晶振电路图。晶振电路由两种频率的晶振电路组成。32. 768kHz型晶振电路用在S3C2440A处理器的实时时钟(rtc)模块中，12MHz型晶振电路为S3C2440A处理器的主晶振。其中32. 768kHz型晶振XTIrtc和XTOrtc引脚分别接S3C2440A的XTIrtc和XTOrtc引脚(参见图3)；12MHz型晶振的XTIpll和XTOpll引脚分别接S3C2440A的XTIpll和XTOpll引脚(参见图3)。复位电路采用专业的复位芯片MAX811实现CPU所需要的低电平复位。该芯片的电源引脚4接3. 3V直流电源，并通过一个Iuf的 电容接3. 3V直流电源地，以提高电源滤波性能；其引脚3通过一个按钮开关接3. 3V直流电源地；其引脚I接3. 3V直流电源地；其引脚2通过一个470 Ω的电阻连接S3C2440A的nRESET引脚(参见图5)。附图11是供电电路图。供电电路由5V转3. 3V及3. 3V转1.25V两部分电路组成，其中5V转3. 3V电路采用三端电压转换器LMl 17将外接的5V直流电源转换为3. 3V直流电压；3. 3V转I. 25V电路采用电压转换芯片MAX8860EUA18将3. 3V直流电压转换为I. 25V直流电压。附图12是串口隔离及串口电平转换电路图。串口隔离及串口电平转换电路共有7路，每一路都由串口接收光电隔离电路、串口发送光电隔离电路及串口电平转换电路组成(I)串口接收光电隔离电路采用光电隔离器件6N137进行光电隔离，该芯片电源引脚8和使能引脚7接3. 3V直流电源，其输入端阳极(即引脚2)接5V直流电源，其输入端阴极(即引脚3 )通过串联470 Ω电阻后接电平转换芯片MAX3232S0P的引脚12，其输出端集电极(即引脚6)通过一个IK上拉电阻接3. 3V直流电源，同时接S3C2440A的RXDO、RXDI、RXD2 (参见图4)及串口总线转换芯片TL16C554的RXA、RXB、RXC、RXD中的任意一个引脚，其输出端发射极(即引脚5)接3. 3V直流电源地；(2)串口发送光电隔离电路采用光电隔离器件6N137进行光电隔离，该芯片电源引脚8和使能引脚7接5V直流电源，其输入端阳极(即引脚2)接3. 3V直流电源，其输入端阴极(即引脚3)通过330 Ω电阻接S3C2440A的TXD0、TXD1、TXD2 (参见图4)及串口总线转换芯片TL16C554的TXA、TXB、TXC、TXD中的任意一个引脚，其输出端集电极(即引脚6)通过一个IK上拉电阻接5V直流电源，同时接电平转换芯片MAX3232S0P的引脚11，其输出端发射极(即引脚5)接5V直流电源地。(3)串口电平转换电路是由转换芯片MAX3232S0P来实现，其引脚I和引脚3之间、引脚4和引脚5之间都接一个O. IyF电容，其引脚2和引脚6都串联一个O. IyF电容后接3. 3V直流电源地，其引脚15接3. 3V直流电源地，其引脚16接3. 3V直流电源，同时通过一个O. I μ F电容接3. 3V直流电源地。附图13是串口扩展电路。S3C2440A自身含有3个串口 UART0、UART1、UART2，分别由S3C2440A处理器的RXDO、TXDO，RXDI、TXDI，RXD2、TXD2引脚引出，是TTL电平，经过串口隔离和串口电平转换电路转换成RS232电平。根据本实施例中控制装置对串口的需求，需要外扩4个串口，串口扩展电路由串口地址译码电路和串口总线转换电路两部分组成。串口地址译码电路由SN74HC138芯片实现，串口总线转换电路由TL16C554芯片实现(I)串口地址译码芯片SN74HC138的使能输入端引脚δ 和接S3C2440A的nGCS4引脚(参见图3)，其使能端引脚Gl接3. 3V直流电源，其译码引脚A和引脚B接S3C2440A的地址线ADDR8和ADDR9 (参见图3)，其译码引脚C接3. 3V直流电源地，其电源引脚VCC接3. 3V直流电源，其译码输出引脚 、石和巧分别与TL16C554芯片的CSA , CSB ,③和石石引脚相连。(2)串口总线转换芯片TL16C554的地址引脚MK Al、A2分别接S3C2440A的地址线ADDRl、ADDR2、ADDR3 (参见图3)，其数据总线引脚DO D7分别接S3C2440A的数据总线DATAO DATA7(参见图3)，其电源引脚4、21、35和52接3. 3V直流电源，其电源引脚14、28、45,61接3. 3V直流电源地，其中断线INTA、INTB、INTC和INTD分别接S3C2440A的EINT17、 EINT18、EINT19和EINT8引脚(参见图5)，其晶振输入引脚XTALl和XTAL2接14. 7456M晶体振荡器。附图14是IDE硬盘接口电路图。IDE硬盘接口电路用于连接44pin的3. 5寸IDE硬盘，IDE硬盘的41和42引脚接5V直流电源，其2、19、22、24、26、28、30、40引脚接5V直流电源地，其#RESET引脚接S3C2440A的nRESET引脚(参见图5)，其数据总线引脚DO D15分别接S3C2440A的数据总线DATAO DATA15引脚(参见图3)，其#DIOW引脚接S3C2440A的nWE引脚(参见图3)，其DIOR引脚接S3C2440A的nOE引脚(参见图3)，其IORDY引脚接S3C2440A的EINT5引脚(参见图5)，其IfflMACK引脚接S3C2440A的nXDACKO引脚(参见图
3)，其INTRQ引脚接S3C2440A的EINT6引脚(参见图5)，其地址总线引脚AOO A02分别接S3C2440A的ADDRl ADDR3引脚(参见图3)，其#〇50引脚接S3C2440A的nGCSl引脚(参见图3)，其#CS1引脚接S3C2440A的nGCS2引脚(参见图3)，其I0IS16引脚通过一个IOK的上拉电阻接3. 3V直流电源，其#DASP引脚通过一个IK的电阻和一个LED发光二极管与5V直流电源连接，用于硬盘读写状态的指示。附图15是USB接口电路图。USB接口电路由USB Host接口电路和USB Slave接口电路组成。其中，USB Host接口电路的引脚I接5V直流电源；其引脚2通过一个15K的下拉电阻接5V直流电源地，通过一个22 Ω的电阻接S3C2440A的DNO引脚(参见图4);其引脚3通过一个15K的下拉电阻接5V直流电源地，通过一个22 Ω的电阻接S3C2440A的DPO引脚(参见图4);其引脚4接5V直流电源地。USB Slave接口电路的引脚I接5V直流电源；其引脚2通过一个470K的下拉电阻接5V直流电源地，通过一个22 Ω的电阻接S3C2440A的PDNO引脚(参见图4);其引脚3通过一个I. 5K的电阻接S3C2440A的GPC5引脚(参见图
4)，通过一个22Ω的电阻接S3C2440A的TOPO引脚(参见图4);其引脚4接5V直流电源地。附图16是网口电路图。网络接口电路由网络控制芯片和RJ45接口组成。其中，网络控制芯片采用DM9000，RJ45接口采用HR911103A器件。网络控制芯片DM9000的引脚5、16、17、20、72、73、90、97、98 接 3. 3V 直流电源，其引脚 15、25、31、32、42、48、58、63 接 3. 3V直流电源地，其引脚76、81、93、94、95、96、99连接电阻后接3. 3V直流电源地，其数据总线引脚SDO SD15分别接S3C2440A数据总线的DATAO DATA15 (参见图4)，其片选AEN引脚接S3C2440A的nGCS3引脚(参见图3)，其I OR# ,I Off#分别接S3C2440A的nOE、nOW引脚(参见图3)，其INT引脚接S3C2440A的EINT7引脚(参见图5)，其PW RST#引脚接S3C2440A的nRESET引脚(参见图5)，其LINK ACT#引脚接HR911103A的GLEDk引脚，其SPEED#引脚接HR911103A的YLEDk引脚，其CMD引脚接S3C2440A的ADDR2弓I脚(参见图3 )，其引脚IOWAIT引脚通过一个4. 7K上拉电阻接3. 3V直流电源，其EECS引脚通过一个4. 7K上拉电阻接3. 3V直流电源，其X223M和X125M引脚接25M晶体振荡器。RJ45接口器件HR911103A的引脚I接DM9000的TXO+引脚，同时通过一个50 Ω上拉电阻接3. 3V直流电源，其引脚2接DM9000的TXO-引脚，同时通过一个50 Ω上拉电阻接3. 3V直流电源，其引脚3通过一个O. I μ F电容接3. 3V直流电源地，其引脚4和5接3. 3V直流电源地，其引脚6通过一个O. I μ F电容接3. 3V直流电源地，其引脚7接DM9000的RXI-引脚，同时接一个50 Ω电阻，再串连一个
O.IyF电容，接3. 3V直流电源地，引脚8接DM9000的RXI+引脚，同 时接一个50 Ω电阻，再串连一个O. I μ F电容，接3. 3V直流电源地，其引脚9通过一个IK上拉电阻接3. 3V直流电源，其引脚11通过一个IK上拉电阻接3. 3V直流电源，其引脚A和B接3. 3V直流电源地。附图17是CAN总线接口电路图。CAN总线接口电路由CAN协议控制电路、CAN光电隔离电路及CAN电平转换电路三部分组成，CAN协议控制电路由Mcp2515CAN协议控制器芯片实现，CAN光电隔离电路由6N137光电隔离器件实现，CAN电平转换电路由PCA82C250T芯片实现(I)CAN协议控制电路由Mcp2515CAN协议控制器芯片实现，该芯片引脚17接S3C2440A的nRESET引脚(参见图5)，其引脚16接S3C2440A的nSSO引脚(参见图4)，其引脚14接S3C2440A的SPIMOSIO引脚(参见图4)，其引脚15接S3C2440A的SPIM0S00引脚(参见图4)，其引脚13接S3C2440A的SPICLKO引脚(参见图4)，其引脚12接S3C2440A的EINT18引脚(参见图5)，其引脚7和8接16M晶体振荡器，其引脚18接3. 3V直流电源，其引脚9接3. 3V直流电源地。(2)CAN光电隔离电路分为CAN接收光电隔离电路和CAN发送光电隔离电路组成。CAN接收光电隔离电路采用光电隔离器件6N137进行光电隔离，该芯片电源引脚8和使能引脚7接3. 3V直流电源，其输入端阳极(即引脚2)接5V直流电源，其输入端阴极(即引脚3)通过串联470 Ω电阻后接电平转换芯片PCA82C250T的引脚4，其输出端集电极(B卩引脚6)通过一个IK上拉电阻接3. 3V直流电源，同时接Mcp2515CAN的引脚2 ;其输出端发射极(即引脚5)接3. 3V直流电源地。发送光电隔离电路采用光电隔离器件6N137进行光电隔离，该芯片电源引脚8和使能引脚7接5V直流电源，其输入端阳极(即引脚2)接3. 3V直流电源，其输入端阴极(即引脚3 )通过330 Ω电阻接Mcp2515芯片引脚I，其输出端集电极(SP弓丨脚6)通过一个IK上拉电阻接5V直流电源，同时接电平转换芯片PCA82C250T的引脚1，其输出端发射极(即引脚5)接5V直流电源地。(3)CAN电平转换电路由PCA82C250T芯片实现，其电源引脚(即引脚3)接5V直流电源，并在5V直流电源和5V直流电源地之间分别串联一个I μ F电容和一个10 μ F的电解电容，其中IOyF的电解电容的正极接接5V直流电源，负极接5V直流电源地，其引脚2接5V直流电源地，引脚8通过一个47ΚΩ下拉电阻后接5V直流电源地，其引脚6串联一个5. 1Ω电阻后接CAN总线接线端口引脚2，同时通过一个30pF电容后接5V直流电源地。其引脚7串联一个5. I Ω电阻后接入CAN总线接线端口引脚1，同时通过一个30pF电容后接5V直流电源地。其CAN总线接线端口引脚I和引脚2之间接一个120 Ω的电阻。总之，本实用新型的基于ARM的水下移动观测平台嵌入式控制器可减小装置的体积和重量，降低了功耗，提高了水下移动观测平台的工作可靠性和续航能力。
权利要求1.一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于包括CPU单元、IDE存储器、USB接口、网口和CAN总线接口 ；IDE存储器存储水下移动观测平台的数据；USB接口包括slave USB接口和master USB接口；网口用于水下移动观测平台与外部计算机之间的通讯；CAN总线接口用于嵌入式控制器将解算得到的操舵指令发送给后段控制器，由后段控制器进行操舵控制；所述CPU单元包括arm920T核的S3C2440A型微处理器和与S3C2440A型微处理器连接的外围电路，外围电 路包括SDRAM电路、flash存储器电路、晶振电路、复位电路、供电电路、串口电路、串口扩展电路、串口隔离及串口电平转换电路、IDE硬盘接口电路、USB接口电路、网口电路、CAN总线接口电路。
2.根据权利要求I所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于SDRAM电路由两片HY57V1620组成；第一片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATAO DATA15，其地址线A0 A12分别连接S3C2440A的地址线ADDR2 ADDR14，其引脚BAO和BAl分别连接S3C2440A的地址线ADDR24和ADDR25，其控制线 nSCS、nSCAS、nSRAS、nWE、LDQM、UDQM、SCKE 和 SCLK 分别连接 S3C2440A 的引脚 nGCS6、nSCAS、nSRAS、nWE、nBEO、nBEl、SCKE 和 SCLKO，其引脚 VSSO VSS2、VSSQO VSSQ3 接直流3. 3V电源地，其引脚VDD0 VDD2、VDDQ0 VDDQ3接直流3. 3V电源；第二片HY57V1620的数据线DQO DQ15分别连接S3C2440A的数据线DATA16 DATA31，其地址线A0 A12分别连接S3C2440A的地址线ADDR2 ADDR14，其引脚BAO和BAl分别连接S3C2440A的地址线ADDR24 和 ADDR25，其控制线 nSCS、nSCAS、nSRAS、nWE、LDQM、UDQM、SCKE 和 SCLK 分别依次连接 S3C2440A 的引脚 nGCS6、nSCAS、nSRAS、nWE、nBE2、nBE3、SCKE 和 SCLK1，其引脚 VSSO VSS2、VSSQ0 VSSQ3接直流3. 3V电源地，其引脚VDDO VDD2、VDDQ0 VDDQ3接直流3. 3V电源。
3.根据权利要求2所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于flash存储器电路采用K9F2G08型Nand Flash，其引脚100 107分别连接S3C2440A的数据线DATAO DATA7，其引脚R/i、CE CLE, ALE, WEs Ι分别接S3C2440A的引脚FRnB、nFCEGPA22、CLE、ALE、nFWE、nFRE，其引脚WF、VCC 接直流 3. 3V 电源，其引脚 VSS 接直流3. 3V电源地。
4.根据权利要求2所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于晶振电路包括用于S3C2440A处理器实时时钟模块中的晶振电路和S3C2440A处理器的主晶振电路；前一晶振电路的引脚XTIrtc和XTOrtc分别接S3C2440A的引脚XTIrtc和XTOrtc ;主晶振电路的引脚XTIpll和XTOpll分别接S3C2440A的引脚XTIpll和XTOpll0
5.根据权利要求2所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于复位电路采用复位芯片MAX811实现CPU的低电平复位；复位芯片的电源引脚4接3. 3V直流电源，并通过电容接3. 3V直流电源地，复位芯片的引脚3通过按钮开关接3. 3V直流电源地，其引脚I接3. 3V直流电源地，其引脚2通过电阻接S3C2440A的nRESET引脚。
6.根据权利要求2所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于串口扩展电路由串口地址译码电路和串口总线转换电路组成，串口地址译码电路由SN74HC138芯片实现，串口总线转换电路由TL16C554芯片实现。
7.根据权利要求6所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于串口隔离及串口电平转换电路由串口接收光电隔离电路、串口发送光电隔离电路及串口电平转换电路组成；串口接收光电隔离电路和串口发送光电隔离电路均分别采用光电隔离器件6N137进行光电隔离；串口电平转换电路是由转换芯片MAX3232S0P实现。
8.根据权利要求2或6所述的一种基于ARM的水下移动观测平台嵌入式控制器，其特征在于CAN总线接口电路由CAN协议控制电路、CAN光电隔离电路及CAN电平转换电路组成；CAN协议控制电路由Mcp2515CAN协议控制器芯片实现，CAN光电隔离电路由6N137光电隔离器件实现，CAN电平转换电路由PCA82C250T芯片实现。
专利摘要本实用新型提出了一种基于ARM的水下移动观测平台嵌入式控制器，包括CPU单元、IDE存储器、USB接口、网口和CAN总线接口，CPU单元包括arm920T核的S3C2440A型微处理器和与S3C2440A型微处理器连接的外围电路。本实用新型由于采用高度集成的S3C2440A型CPU为核心器件，通过定制相应的外围器件构成的水下移动观测平台的嵌入式控制器，该装置与传统的以PC/104型CPU为核心器件的嵌入式控制器相比，减小了体积和重量，极大地降低了功耗，提高了水下移动观测平台的工作可靠性和续航能力。
文档编号G05B19/042GK202694061SQ20122029900
公开日2013年1月23日 申请日期2012年6月22日 优先权日2012年6月22日
发明者严卫生, 高剑, 王月锋, 张福斌, 崔荣鑫, 王银涛, 张立川, 彭星光 申请人:西北工业大学