数据采集系统的制作方法
【专利摘要】本实用新型数据采集系统，包括FPGA芯片以及分别与所述FPGA芯片耦合连接的外部时钟模块、下载配置电路及A/D转换模块。所述FPGA芯片采用所述A/D转换模块采用ADuC824。所述外部时钟模块采用时钟芯片MPC92432。所述下载配置电路采用串行配置器件系列EPCS16。本实用新型数据采集系统实现了一种基于FPGA的高速数据采集系统，该系统利用AD器件对信号进行模数转换，利用FPGA设计内部模块进行ADC的逻辑控制并实现数据缓存功能。
【专利说明】数据采集系统
【技术领域】
[0001]本实用新型涉及一种数据采集系统，尤其是指一种基于FPGA的数据采集系统。
【背景技术】
[0002]在工业生产和科学技术研究的各行业中，常常需要对各种数据进行采集，如液位、温度、压力、频率等信息的采集。在图像处理、瞬态信号检测、软件无线电等一些领域，更是要求高速度、高精度、高实时性的数据采集技术。
[0003]数据采集系统的任务，就是将采集传感器输出的模拟信号进行处理并转换成计算机能识别的数字信号，由计算机进行相应的计算和处理来满足不同的需要，得出所需的数据。数据采集系统性能的好坏，是由它的精度和速度来决定的。在保证精度的前提下，应当用尽可能高的采样速度，这样才能满足实时采集、实时处理和实时控制对速度的要求。
[0004]在传统的数据采集系统中，A/D的控制和数据的转存均是通过CPU或者MCU来完成。在这种方式下，将A/D转换的结果读入，然后再转存到片外的存储器中这一过程至少需要4个机器周期。即使对于ARM芯核的单片机，使用33MHz的晶振，它的最高转存数据速度也只达到8Mbyte/s。在高速数据采集系统中，这种方式一方面占用太多CPU资源，另外也远远不能满足高速采集的速度要求。
实用新型内容
[0005]本实用新型的目的在于提供一种克服上述技术问题的数据采集系统。
[0006]为解决上述技术问题，本实用新型数据采集系统，包括FPGA芯片以及分别与所述FPGA芯片耦合连接的外部时钟模块、下载配置电路及A/D转换模块。
[0007]优选的，所述FPGA芯片采用Stratix@ IIFPGA。
[0008]优选的，所述A/D转换模块采用ADuC824。
[0009]优选的，所述外部时钟模块采用时钟芯片MPC92432。
[0010]优选的，所述下载配置电路采用串行配置器件系列EPCS16。
[0011]本实用新型数据采集系统实现了一种基于FPGA的高速数据采集系统，该系统利用AD器件对信号进行模数转换，利用FPGA设计内部模块进行ADC的逻辑控制并实现数据缓存功能。
【专利附图】
【附图说明】
[0012]图1为本实用新型数据采集系统框图。
【具体实施方式】
[0013]下面结合附图对本实用新型数据采集系统作进一步详细说明。
[0014]如图1所示，本实用新型数据采集系统，包括FPGA芯片以及分别与FPGA芯片耦合连接的外部时钟模块、下载配置电路及A/D转换模块。FPGA芯片采用Stratix?IIFPGA。A/D转换模块采用ADuC824。外部时钟模块采用时钟芯片MPC92432。下载配置电路采用串行配置器件系列EPCS16。
[0015]1、FPGA 芯片
[0016]采用Stratix?IIFPGA得到更高的性能和更好的信号完整性。无论是在单个器件中进行ASIC原型开发，还是面向批量生产，都能够从使用StratixIIFPGA中获益，包括高性能DSP模块和片内存储器，高速I/O引脚和外部存储器接口，低成本高密度逻辑移植途径。StratixIIFPGA采用TSMC的90nm低k绝缘工艺技术生产，等价逻辑单元(LE)高达180K，嵌入式存储器达到9Mbits。StratixII不但具有极高的性能和密度，还针对器件总功率进行了优化。Altera独特的冗余技术大大提高了产量，降低了器件成本。
[0017]2、A/D转换模块
[0018]采用AD公司新推出的高性能单片ADUC824，它在内部集成了高分辨率的A/D转换器，是目前片内资源最丰富的单片机之一。它将8051内核、两路24位+16位Σ-ΛΑ/D、12位D/A、FLASH、WDT、μ P监控电路、温度传感器、SPI和I2C总线接口等丰富资源集成于一体，体积小、功耗低、非常适合用于各类智能仪表、智能传感器、变送器和便携式仪器等领域。
[0019]ADUC824高分辨率、8k字节片内Flash/EE程序存储器、640字节片内Flash/EE数据存储器、256字节片内RAM、具有32kHz外部晶振和片内PLL、3个16位定时/计数器；内含12个中断源，2个优先级、片内温度传感器；12位电压输出DAC;双激励恒流源；时间间隔计数器；2线(I2C可兼容)和SPI串行I/O;看门狗定时监视器(WDT);电源供电监视器(PSM)
[0020]3、外部时钟模块
[0021]本实用新型采用时钟芯片MPC92432，它是飞思卡尔公司生产的一个高性能的时钟合成源，内部PLL在低频参考信号的基础上产生高频输出信号。
[0022]飞思卡尔的MPC92432高频合成器是个I2C可编程时钟源，它可由单一的时钟芯片产生21.25?1360MHz的时钟频率，从而赋予开发商足够的灵活性。在保持低功耗的情况下提供了成本经济的极限频率性能。MPC92432的制造工艺为飞思卡尔的硅锗碳(SiGe:C)工艺技术，以达到极佳的性价比和低功耗。
[0023]4、下载配置电路
[0024]选用ALTERA公司串行配置器件系列EPCS16。FPGA通过JTAG下载代码到片子里运行，代码存放在RAM里，断电后代码即消失。因此，FPGA需要非易失性存储器用来存放代码，每次上电后把代码从配置芯片读至FPGA然后运行。选用ALTERA公司串行配置器件系列配套的AS模式的配置存储器EPCS16，成本比较低，并且很容易配置，是可编程逻辑工业领域中最低成本的配置器件。EPCS16拥有的包括在系统可编程(ISP)、flash存储器访问接口、节省单板空间的小外形集成电路(SOIC)封装等高级特征，使得串行配置器件成为CycloneII和CycloneFPGA系列产品在大容量及价格敏感的应用环境下的完美补充。Altera的系列串行配置器件EPCS16也为StratixII系列器件提供了一种低成本、小型化的解决方案。
[0025]模拟信号先经过由模数转换器将模拟信号转化为数字信号后送入FPGA，FPGA再将数据写入FIFO存储芯片，FPGA对FIFO发出读命令后，FPGA可以将数据从FIFO中读取之后送到读数接口，后续的MCU即可获取所采集的数据。
[0026]本实用新型数据采集系统实现了一种基于FPGA的高速数据采集系统，该系统利用AD器件对信号进行模数转换，利用FPGA设计内部模块进行ADC的逻辑控制并实现数据缓存功能。
[0027]以上已对本实用新型创造的较佳实施例进行了具体说明，但本实用新型并不限于实施例，熟悉本领域的技术人员在不违背本实用新型创造精神的前提下还可作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请的范围内。
【权利要求】
1.数据采集系统，其特征在于，包括FPGA芯片以及分别与所述FPGA芯片耦合连接的外部时钟模块、下载配置电路及A/D转换模块。
2.根据权利要求1所述的数据采集系统，其特征在于，所述FPGA芯片采用Stratix ?IIFPGA。
3.根据权利要求1所述的数据采集系统，其特征在于，所述A/D转换模块采用ADuC824。
4.根据权利要求1所述的数据采集系统，其特征在于，所述外部时钟模块采用时钟芯片 MPC92432。
5.根据权利要求1所述的数据采集系统，其特征在于，所述下载配置电路采用串行配置器件系列EPCS16。
【文档编号】G05B19/042GK203414760SQ201320384996
【公开日】2014年1月29日 申请日期:2013年6月28日 优先权日:2013年6月28日
【发明者】张丽萍 申请人:上海宽岱电讯科技发展有限公司