恒压电路的制作方法
【专利摘要】本发明通过仅追加简便的电路而提供精度良好、且具备同时具有下垂型过电流保护特性和反送特性的过电流保护特性的过电流保护电路的恒压电路。恒压电路包括：基于流过输出晶体管的输出电流流出读出电流的读出晶体管；将读出电流分割并输出的电流分割电路；接受电流分割电路输出的第1分割电流而产生电压的第1电流电压转换电路；接受电流分割电路输出的第2分割电流而产生电压的第2电流电压转换电路；以及以使输出端子的电压和读出晶体管的漏极电压相同的方式控制电流分割电路的输出电压检测电路，所述恒压电路具备控制输出电压和输出电流的过电流保护电路，其接受第1电流电压转换电路产生的电压，并检测流过输出晶体管的过电流。
【专利说明】恒压电路【技术领域】
[0001]本发明涉及在电子设备、集成电路中向负载供给电力的恒压电路，更具体涉及防止恒压电路的过电流的过电流保护电路。
【背景技术】
[0002]在电子设备、集成电路中为了得到所希望的电源电压需要恒压电路。恒压电路输出恒定的电压，具有向负载供给电力的能力。为了避免恒压电路的输出负载因有大电流流过或者在短路时被供给过量的电力而产生的发热等的问题，需要过电流保护电路，为了得到精度良好的过电流保护特性提出有各式各样的过电流保护电路(例如，专利文献I)。
[0003]在图8中示出一例现有的具备过电流保护电路的恒压电路的电路图。
[0004]现有的恒压电路利用误差放大器102来比较基准电压源101输出的基准电压和由分压电路104对输出端子Vout的电压进行分压后的反馈电压，使误差放大器102输出以使输出电压恒定的方式控制输出晶体管105的电压，从而作为恒压电路进行工作。
[0005]现有的过电流保护电路103具有读出输出电流的输出电流读出晶体管106，并且如下进行工作，即基于输出电流读出晶体管106输出的读出电流控制PMOS晶体管107，使输出晶体管105的输出电流不会成为既定的限制电流以上。该过电流保护电路103是下垂型过电流保护电路。
[0006]此外，现有的过电流保护电路具备由以下部分构成的输出电压检测电路:供给读出电流的输出电流读出 晶体管115 ;读出电流流过的NMOS晶体管116 ;与NMOS晶体管116构成电流镜电路的NMOS晶体管117 ;与读出电流成比例的电流流动的PMOS电平移位器118 ;以及PMOS电平移位器118的漏极电压输入至栅极的PMOS电平移位器119。输出电压检测电路通过PMOS电平移位器119以使输出电流读出晶体管115的漏极电压变为与输出端子Vout的电压相等的方式进行控制。而且，PMOS电平移位器120的栅极上输入PMOS电平移位器118的漏极电压，从而控制为使输出电流读出晶体管106的漏极电压与输出端子Vout的电压相等。通过这样的构成，由于输出晶体管105和输出电流读出晶体管106的源极漏极间电压相等，即便输入端子Vin和输出端子Vout的电压差较小，也能得到精度良好的过电流保护特性。
[0007]现有技术文献 专利文献
专利文献1:日本特开2003 - 029856号公报。
[0008]但是在现有的恒压电路中，为了同时得到下垂型过电流保护特性和反送(foldback)特性的过电流保护特性，需要重新设置反送型过电流保护电路，存在电路规模增大的课题。
【发明内容】
[0009]本发明的目的在于通过仅追加简便的电路来提供精度良好、且具备同时具有下垂型过电流保护特性和反送特性的过电流保护特性的过电流保护电路的恒压电路。
[0010]为了解决上述课题，本发明的恒压电路采用如下结构:
一种恒压电路，其中包括:基于流入输出晶体管的输出电流流出读出电流的读出晶体管；将读出电流分割并输出的电流分割电路；接受电流分割电路输出的第I分割电流而产生电压的第I电流电压转换电路；接受电流分割电路输出的第2分割电流而产生电压的第2电流电压转换电路；以及以使输出端子的电压和读出晶体管的漏极电压相同的方式控制电流分割电路的输出电压检测电路，所述恒压电路具备控制输出电压和输出电流的过电流保护电路，其接受第I电流电压转换电路产生的电压，并检测在输出晶体管中流动的过电流。
[0011]依据本发明的具备过电流保护电路的恒压电路，仅仅追加简便的电路就能得到反送型特性，因此不会增大电路规模，而能够提供精度良好、且具备具有下垂型和反送型的过电流保护特性的过电流保护电路的恒压电路。
【专利附图】
【附图说明】
[0012]图1是示出第一实施方式的恒压电路的电路图；
图2是不出第一实施方式的恒压电路的输出电压一输出电流特性的图；
图3是示出第二实施方式的恒压电路的电路图；
图4是不出第二实施方式的恒压电路的输出电压一输出电流特性的图；
图5是示出第三实施方式的恒压电路的电路图；
图6是不出第三实施方式的恒压电路的输出电压一输出电流特性的图；
图7是示出输出电压检测电路的其他例的电路图；
图8是示出一例现有的具备过电流保护电路的恒压电路的电路图。
【具体实施方式】
[0013]<第一实施方式>
图1是示出第一实施方式的恒压电路的电路图。
[0014]第一实施方式的恒压电路具备:基准电压源101、误差放大器102、过电流保护电路103、分压电路104、和输出晶体管105。
[0015]过电流保护电路103具备:第一输出电流读出晶体管106 ；PM0S晶体管107 ；NM0S晶体管108 ;电阻109、110、126 ;输出电压检测电路121 ;以及电流分割电路122。输出电压检测电路121具备:第二输出电流读出晶体管115 ；NM0S晶体管116、117 ;以及PMOS电平移位器118、119。电流分割电路122具备PMOS电平移位器123、124。电阻109相当于第一电流电压转换电路，电阻126相当于第二电流电压转换电路。
[0016]误差放大器102反相输入端子与基准电压源101的输出端子连接，非反相输入端子与分压电路104的输出端子连接,输出端子与输出晶体管105的栅极连接。输出晶体管105源极与电源输入端子Vin连接，漏极与恒压输出端子Vout连接。分压电路104连接在恒压输出端子Vout与接地端子之间，输出端子与误差放大器102的非反相输入端子连接。
[0017]第一输出电流读出晶体管106栅极与输出晶体管105的栅极连接，源极与电源输入端子Vin连接，漏极与电流分割电路122的输入端子(A点)连接。电流分割电路122第一输出端子(c点)与电阻109的一个端子和NMOS晶体管108的栅极连接，第二输出端子(D点)与电阻126的一个端子连接。电阻109、126各自的另一个端子与接地端子连接。NMOS晶体管108源极与接地端子连接，漏极与电阻110的一个端子和PMOS晶体管107的栅极连接。电阻110的另一个端子与电源输入端子Vin连接。PMOS晶体管107源极与电源输入端子Vin连接，漏极与输出晶体管105的栅极连接。
[0018]PMOS电平移位器123及124的源极与A点连接，栅极上输入输出电压检测电路121的电平移位电压。PMOS电平移位器123的漏极与C点连接。PMOS电平移位器124漏极与D点连接。
[0019]第二输出电流读出晶体管115栅极与输出晶体管105的栅极连接，源极与电源输入端子Vin连接，漏极(B点)与PMOS电平移位器119的源极连接。PMOS电平移位器119栅极与PMOS电平移位器118的栅极连接，漏极与NMOS晶体管116的漏极和栅极、以及NMOS晶体管117的栅极连接。NMOS晶体管116、117的源极与接地端子连接。NMOS晶体管117漏极与PMOS电平移位器118漏极连接。PMOS电平移位器118源极与恒压输出端子Vout连接。
[0020]接着，说明第一实施方式的恒压电路的动作。
[0021]电流分割电路122的PMOS电平移位器123及124与PMOS电平移位器118构成电流镜电路，因此各自栅极的电压成为与PMOS电平移位器118的漏极电压相等。因而，第一读出电流按照由PMOS电平移位器123和PMOS电平移位器124的K值之比决定的分割比被分为第一分割电流和第二分割电流，并分别输出。
[0022]输出电流读出晶体管106流出基于输出晶体管105流出的输出电流的第一读出电流。通过电流分割电路122，第一读出电流被分为第一分割电流和第二分割电流。基于第一分割电流和因电阻109而产生的电压，PMOS晶体管108流动电流。基于该电流和因电阻110而产生的电压，控制PMOS晶体管107，从而以使输出晶体管105的输出电流不会成为既定的限制电流以上的方式进行工作。
[0023]输出电流读出晶体管115流出基于输出晶体管105流出的输出电流的第二读出电流。由NMOS晶体管116和NMOS晶体管117构成的电流镜电路，向PMOS电平移位器118流出与第二读出电流成比例的电流。通过与PMOS电平移位器118构成电流镜电路的PMOS电平移位器119，以使输出电流读出晶体管115的漏极电压成为与恒压输出端子Vout的电压相等的方式进行控制。
[0024]图2是示出第一实施方式的恒压电路的输出电压一输出电流特性的图。
[0025]首先，就在恒压输出端子Vout与接地端子之间外部连接的负载从高电阻状态成为低电阻状态的、即在体现恒压电路的特性的区域中输出端子电流变大的情况进行说明。
[0026]输出晶体管105的输出电流越大,第一输出电流读出晶体管106输出的第一读出电流就越大。第一读出电流输入电流分割电路122，按照既定的分割比分配给电阻109和电阻126。这里，设定电流分割电路122的电流分割比和电阻109、126的电阻值，以使D点的电压高于C点的电压。此外，在体现恒压电路的特性的条件内设定电阻126，以使D点的电压不会达到A点的电压。若第一读出电流变大、在电阻109的端子间产生的电压达到NMOS晶体管108导通的电压，则有电流流过NMOS晶体管108。基于流过NMOS晶体管108的电流，在电阻110的端子间产生电压。若在电阻110的端子间产生的电压达到PMOS晶体管107导通的电压，则有电流流过PMOS晶体管107。通过流过PMOS晶体管107的电流，控制输出晶体管105的栅极，以使输出晶体管105的输出电流不会成为既定的限制电流以上的方式进行工作。这就是输出电压一输出电流特性的(a)点。
[0027]接着，当过电流保护电路103开始限制输出端子电流时，恒压输出端子Vout的电压下降。若恒压输出端子Vout的电压开始下降，则因为输出电压检测电路121工作而A点的电压也同样下降。若A点的电压接近D点的电压，则PMOS电平移位器124从饱和工作状态转移到非饱和工作状态。因而，在继续着饱和工作状态的PMOS电平移位器123和PMOS电平移位器124之间电流分割比开始发生变化，第一分割电流的比率会变大。这就是输出电压一输出电流特性的(b )点。
[0028]若第一分割电流的比率变大，则流过电阻109的电流就变大，因此C点的电压上升。若C点的电压上升，则流过NMOS晶体管108的电流就变大，将输出晶体管105的输出电流限制为更小。
[0029]随着恒压输出端子Vout的电压下降，第一分割电流的比率变大，因此能够降低在因输出端子电流降低而恒压输出端子Vout与接地端子短路时的输出端子电流。
[0030]因而，第一实施方式的恒压电路能得到如图2那样的下垂型和反送型的过电流保护特性。
[0031]如以上说明，第一实施方式的恒压电路以仅追加PMOS电平移位器124和电阻126的简便的电路能得到反送型特性。而且，利用第一读出电流的电流分割比的变化能得到反送型特性，因此还有不增加消耗电流的效果。
[0032]<第二实施方式>
图3是示出第二实施方式的恒压电路的电路图。
[0033]第二实施方式的恒压电路在第一实施方式的恒压电路的过电流保护电路103中变更了第一电流电压转换电路和第二电流电压转换电路。
[0034]关于第二实施方式的恒压电路的电路构成，对与第一实施方式相同的部分标注相同的符号，并省略其说明。
[0035]第一电流电压转换电路包括电阻127a和电阻127b和NMOS晶体管128。第二电流电压转换电路包括电阻129a和电阻129b。
[0036]电阻127a和电阻127b连接在PMOS电平移位器123的漏极与接地端子之间。NMOS晶体管128的源极和漏极与电阻127b的两端连接。电阻129a和电阻129b连接在D点与接地端子之间，其连接点与NMOS晶体管128的栅极连接。
[0037]说明第二实施方式的恒压电路的动作。
[0038]图4是示出第二实施方式的恒压电路的输出电压一输出电流特性的图。
[0039]图4的(b)点为止的动作与第一实施方式的恒压电路相同。这里，设定为直至(b)点，D点的电压高于C点的电压，且，设定电阻129a和129b的电阻值，以使NMOS晶体管128导通。即，第一电流电压转换电路成为电阻127a。若恒压输出端子Vout的电压从图4的(b)点降低，则因输出电压检测电路121的工作而A点的电压也同样降低。若A点的电压接近D点的电压，则PMOS电平移位器124会从饱和工作状态转移到非饱和工作状态。因而，在继续着饱和工作状态的PMOS电平移位器123和PMOS电平移位器124之间分割比发生变化，第一分割电流的比率会变大。由于第二分割电流的比率变小，D点的电压下降，电阻129a和电阻129b的连接点、即NMOS晶体管128的栅极的电压也下降。而且，若NMOS晶体管128截止，则第一电流电压转换电路成为电阻127a和127b的串联电路。从而，C点的电压上升，因此NMOS晶体管108的电流增加，并且输出晶体管105的输出电流被进一步限制。这就是输出电压一输出电流特性的(c) 一(d)。即，输出端子电流从(c)点减少到(d)点。达到(d)点之后的动作与第一实施方式相同，能够降低恒压输出端子Vout与接地端子短路时的输出端子电流。
[0040]如以上说明，第二实施方式的恒压电路能够将电流从图4的(C)点急剧限制到(d)点，因此能够容易降低输出短路时的输出端子电流，能得到能够回避热损耗大的条件的效果。此外，通过调整电流分割电路122的分割比以及电阻127a、127b、129a、129b，能够容易调整(b)点、(C)点、Cd)点的变化点。
[0041]而且，由于利用第一读出电流的电流分割比的变化得到反送型特性，所以还有不会增加消耗电流的效果。
[0042]<第三实施方式>
图5是示出第三实施方式的恒压电路的电路图。
[0043]第三实施方式的恒压电路在第二实施方式的恒压电路的过电流保护电路103中变更了电流分割电路122和第一电流电压转换电路，并追加了第三电流电压转换电路。
[0044]关于第三实施方式的恒压电路的电路构成，对与第二实施方式相同的部分标注相同的符号，并省略其说明。
[0045]电流分割电路122还具备PMOS电平移位器125。第一电流电压转换电路包括电阻127a、电阻127b、电阻127c、NM0S晶体管128、和NMOS晶体管130。第三电流电压转换电路包括电阻131a和电阻131b。
[0046]电阻127a、电阻127b、和电阻127c，连接在PMOS电平移位器123的漏极与接地端子之间。PMOS电平移位器125源极与A点连接，栅极上输入输出电压检测电路121的电平移位电压，漏极与电流分割电路122的第三输出端子(E点)连接。NMOS晶体管128的源极和漏极与电阻127b和127c的两端连接。NMOS晶体管130的源极和漏极与电阻127c的两端连接。电阻131a和电阻131b连接在E点与接地端子之间，其连接点与NMOS晶体管130的栅极连接。
[0047]说明第三实施方式的恒压电路的动作。
[0048]图6是不出第三实施方式的恒压电路的输出电压一输出电流特性的图。
[0049]这里，设定电流分割电路122的电流分割比和各电流电压转换电路的电阻值，以使E点的电压高于C点的电压，D点的电压高于E点的电压。此外，在体现恒压电路的特性的条件内设定各电流电压转换电路的电阻值，以使D点及E点的电压不会达到A点的电压，且使NMOS晶体管128和NMOS晶体管130导通。
[0050]图6的直至(d)点的动作与第二实施方式的恒压电路相同。在(a)点中，若过电流保护电路103开始限制输出电流，则恒压输出端子Vout的电压下降。若恒压输出端子Vout的电压下降，则D点的电压接近A点的电压，电流分割电路的分割比率开始发生变化((b)点)。若恒压输出端子Vout的电压下降而D点的电压下降，则NMOS晶体管128截止((c)点)，会进一步限制输出端子电流((d)点)。进而若恒压输出端子Vout的电压下降，则因输出电压检测电路121的工作而E点的电压也同样下降。若A点的电压接近E点的电压，则PMOS电平移位器125从饱和工作状态转移到非饱和工作状态，在继续着饱和工作状态的PMOS电平移位器123与PMOS电平移位器125之间分割比开始发生变化，PMOS电平移位器123输出的第一分割电流的比率进一步变大((e)点)。相反地，第三分割电流的比率变小，因此以使E点的电压下降、NMOS晶体管130截止((f)点)、在电阻127c中流过第一分割电流的方式变化，因此C点的电压上升。若C点的电压上升，则输出晶体管105的输出电流被进一步限制，输出端子电流减少到(g)点。达到(g)点之后的动作与第一、第二实施方式相同，能够降低恒压输出端子Vout与接地端子短路时的输出端子电流。
[0051]如以上说明，第三实施方式的恒压电路中，能够使从(C)点开始的反送型的过电流保护特性成为如从(d)点到(g)点那样阶梯式特性。且，能以电阻值、电流分割比的多样组合设定该电压值、电流值，因此能得到设计上的自由度高、容易得到所希望的过电流保护特性的效果。
[0052]而且，由于利用第一读出电流的电流分割比的变化能得到反送型特性，所以还有不会增加消耗电流的效果。
[0053]再者，第三实施方式中，采用了电流分割电路122输出3个分割电流的构成，但是用于得到本发明的效果的分割数无限定。
[0054]在以上说明的第一到第三实施方式中，以输出电压检测电路121具备输出电流读出晶体管115和电流镜电路的构成进行了说明，但是如果为具有同样的功能的电路就不限定于此。例如，如图7所示的输出电压检测电路121那样，以误差放大器132构成也可。
[0055]误差放大器132非反相输入端子与恒压输出端子Vout连接，反相输入端子与输出电流读出晶体管106的漏极连接，输出端子与PMOS电平移位器123、124的栅极连接。
[0056]这样构成的输出电压检测电路121，以使误差放大器132比较输入到非反相输入端子的恒压输出端子Vout的电压和A点的电压，结果A点的电压与恒压输出端子Vout的电压相等的方式控制PMOS电平移位器123、124的栅极。
[0057]符号说明 101基准电压源 102、132误差放大器 103过电流保护电路 104分压电路
106、115输出电流读出晶体管 121输出电压检测电路 122电流分割电路。
【权利要求】
1.一种恒压电路,将输入电压转换为既定的输出电压并向输出端子输出，其特征在于，包括: 读出晶体管，基于流过输出晶体管的输出电流流出读出电流； 电流分割电路，接受所述读出电流，将所述读出电流分割并输出； 第I电流电压转换电路，接受所述电流分割电路输出的第I分割电流而产生电压； 第2电流电压转换电路，接受所述电流分割电路输出的第2分割电流而产生电压；以及输出电压检测电路，控制所述电流分割电路，以使所述输出端子的电压和所述读出晶体管的漏极电压相同， 所述恒压电路具备控制所述输出电压和输出电流的过电流保护电路，该过电流保护电路接受所述第I电流电压转换电路产生的电压，检测流过所述输出晶体管的过电流。
2.根据权利要求1所述的恒压电路，其特征在于， 所述第I电流电压转换电路由可变电阻构成，接受所述第2电流电压转换电路的输出信号而使电阻值可变。
3.根据权利要求1所述的恒压电路，其特征在于， 所述过电流保护电路具备第3电流电压转换电路，该第3电流电压转换电路接受所述电流分割电路输出的第3分割电流而产生电压， 所述第I电流电压转换电路由可变电阻构成，接受所述第2电流电压转换电路及所述第3电流电压转换电路的输出信号而使电阻值可变。
【文档编号】G05F1/573GK104035473SQ201410082253
【公开日】2014年9月10日 申请日期:2014年3月7日 优先权日:2013年3月8日
【发明者】坂口薰 申请人:精工电子有限公司