一种用于提高rs485总线数据传输可靠性的使能信号控制电路的制作方法
【专利摘要】本发明公开了一种用于提高RS485总线数据传输可靠性的使能信号控制电路，设置在单片机引脚(TXD)与RS485接口芯片之间。该使能信号控制电路的输入端与单片机引脚（TXD)相连接，输出端分别与RS485接口芯片的引脚（DE)、引脚(/RE)和引脚(DI)相连接，用于控制RS485接口芯片发送/接收使能信号和数据信号。本发明能够使使能信号与数据信号时序的完全匹配，提高了数据传输的可靠性，特别适合数据量大、传输速度局的场合。
【专利说明】一种用于提高RS485总线数据传输可靠性的使能信号控制 电路
【技术领域】
[0001] 本发明涉及一种用于提高RS485总线数据传输可靠性的使能信号控制电路，属于 通信【技术领域】。
【背景技术】
[0002] RS485总线是半双工的通信标准。当一条总线连接多个站点时，任一时间只能有一 个处于发送的状态，其他均处于接收的状态；如果大于一个点处于发送状态，将会引起总线 冲突，接收点不能正确的接收数据。所以在这样的通信网络中，控制好每个点的发送接收状 态显得尤为重要。只有可靠地控制RS485接口芯片的收发使能信号，才能保证数据能及时、 可靠的传输。
[0003] 现有技术中，RS485收发使能信号的控制方法有以下2种：
[0004] (1)采用 I/O 口控制 RE/DE
[0005] 如图1所示，以MAX487为例，发送数据前，I/O 口输出高电平使能信号，使该点处 于发送状态；数据发送完成后，I/O输出低电平使能信号，使该点处于接收状态。使能信号 与数据的时序参见图2。以上电路的优点是使能信号与数据信号的时序完全匹配，使数据可 靠传输。但是，此电路存在如下缺点：占用一位I/O资源，总线的利用率较低；当总线上有多 个RS485设备时，如果某个设备CPU死机，且10 口保持高电平，则总线将被长期占用，其他 设备无法发送数据，使整个总线瘫痪。
[0006] (2)采用TXD数据流控制方向
[0007] 如图3所示，采用每发送一个字符自动转换一次收发方向的方法来控制RS485接 口芯片发送/接收使能信号。当发送数据〇时，DE/REB=1，发送使能信号，接收端收到0; 当发送数据为1时，DE/REB = 0时，MAX87发送处于禁止状态，A、B为高阻状态，接收端收到 1。使能信号与数据的时序图参见图4。但是，此电路存在以下问题：由于三极管8550的开 关延时，在发送数据时，在发送数据的起始阶段，数据先发送出去，然后RS485的使能信号 才有效，在高速率、大数据包的情况下不能保证数据可靠传输。
【发明内容】
[0008] 针对现有技术的不足，本发明所要解决的技术问题在于提供一种用于提高RS485 总线数据传输可靠性的使能信号控制电路。
[0009] 为实现上述发明目的，本发明采用下述的技术方案：
[0010] 一种用于提高RS485总线数据传输可靠性的使能信号控制电路，所述使能信号控 制电路由与非门、电阻和电容构成；
[0011] 所述使能信号控制电路设置在单片机的引脚TXD与RS485接口芯片之间，用于控 制所述RS485接口芯片发送/接收使能信号和数据信号。
[0012] 其中较优地，所述使能信号控制电路由第一与非门、第二与非门、第三与非门、电 阻和电容构成；
[0013] 所述引脚TXD分别与所述第一与非门的输入端1、输入端2相连接，所述第一与非 门的输出端3分别与所述第三与非门的输入端8、输入端9相连，所述第三与非门的输出端 10与RS485接口芯片的引脚DI相连接；
[0014] 所述引脚TXD与所述第二与非门的输入端5相连接，所述第二与非门的输入端6 通过电阻R1与电源VCC相连，所述第二与非门的输出端4与所述RS485接口芯片的引脚 DE/RE相连接；
[0015] 所述电容跨接在所述第一与非门的输出端3和第二与非门的输入端6之间，并且 所述电容的引脚11与第二与非门的输入端6相连。
[0016] 其中较优地，当不发送数据时，所述引脚TXD为高电平，所述第一与非门的输入端 1、输入端2为高电平，输出端3为低电平；所述第二与非门的输入端5、输入端6为高电平， 输出端4为低电平；所述RS485接口芯片的引脚/RE工作，引脚DI不接收数据，即发送处于 禁止状态，所述RS485接口芯片的引脚A、引脚B为高阻状态，所述引脚DI接收到1;所述电 容的引脚11为高电平，引脚12为低电平，所述电容充满电荷。
[0017] 其中较优地，开始发送数据时，所述引脚TXD由高电平变为低电平，所述第一与非 门的输入端1、输入端2为低电平，输出端3为高电平；所述电源VCC会通过所述电阻继续 向所述电容充电，所述电容过充电；所述第二与非门的输入端5为低电平，输出端4由低电 平变为高电平，向所述RS485接口芯片发送使能信号；所述RS485接口芯片的引脚DE接收 所述使能信号工作，所述引脚DI接收到0。
[0018] 其中较优地，当发送数据完毕，所述引脚TXD上升沿到来时，所述第一与非门U5A 输出端3为低电平；所述电容瞬间放电，将所述第二与非门的输入端6拉为低电平，所述第 二与非门的输出端4仍为高电平，此时引脚DE保持工作，所述RS485接口芯片的DI引脚保 持接收数据状态；
[0019] 所述电容慢慢充电至完成，所述第二与非门的输入端6变为高电平；所述第二与 非门的输入端5为高电平，输出端4变为低电平，发送禁止信号，所述RS485接口芯片的引 脚/RE接收所述使能信号工作，引脚DI不再接收数据。
[0020] 其中较优地，所述电阻与所述电容构成RC电路，所述RC电路的时间常数大于数据 到达所述RS485接口芯片与使能信号到达所述RS485接口芯片的时间差。
[0021] 其中较优地，所述使能信号控制电路还包括一个滤波电容，所述滤波电容的一端 接地，另一端与所述第二与非门的输出端4相连接。
[0022] 本使能信号控制电路采用与非门实现RS485的收发使能转换，可以有效解决现有 技术中占用10资源，总线利用率低的技术缺陷，以及在高速率、大数据包的情况下，数据可 靠传输的问题。本发明具有数据传输速率高、可靠性强、无干扰、误码率低等优点。
【专利附图】
【附图说明】
[0023] 图1是现有技术中，RS485收发使能信号的控制电路示意图；
[0024] 图2是图1所示的控制电路中，使能信号与数据的时序图；
[0025] 图3是现有技术中，RS485收发使能信号的另一种控制电路示意图；
[0026] 图4是图3所示的控制电路中，使能信号与数据的时序图；
[0027] 图5是本发明所提供的使能信号控制电路的示意图；
[0028] 图6是图5所示的使能信号控制电路中，使能信号与数据的理论时序图；
[0029] 图7是图5所示的使能信号控制电路中，使能信号与数据的实际时序图；
[0030] 图8是对图5进行改进后的使能信号控制电路示意图；
[0031] 图9是图8所示的使能信号控制电路中，使能信号与数据的实际时序图。
【具体实施方式】
[0032] 下面结合附图和具体实施例对本发明的技术内容作进一步的说明。
[0033] 本发明所提供的使能信号控制电路参见图5,以与非门为MC14093BD芯片、RS485 接口芯片为MAX485ESA为例，具体包括3个MC14093BD与非门U5A、U5B和U5C，1个电阻R1， 1个电容Cl，RS485接口芯片U1及其电源VCC。
[0034] 其中，与非门U5A的输入端1、输入端2短接，输入端1的信号来自单片机的引脚 TXD (数据发送引脚）；与非门U5C的输入端8、输入端9短接，并与与非门U5A的输出端3相 连，与非门U5C的输出端10与RS485接口芯片U1的引脚DI相连。与非门U5B的输入端5 与与非门U5A的输入端1相连接，与非门U5B的输入端6经电阻R1和电源VCC相连接，与 非门U5B的输出端4作为使能信号与RS485接口芯片U1的DE/REB(REB代表友互）相连接。 上述单片机包括Microchip的PIC系列、Atmel的51系列及AVR系列、德州仪器的MSP430 系列中的任意一种。电容C1为无极性电容，其一端与与非门U5B的输入端6连接，另一端 与与非门U5A的输出端3相连接。
[0035] 本使能信号控制电路的工作原理如下：每发送一个字符自动转换一次收发方向， 从而控制RS485接口芯片U1的发送与接收使能信号；当TXD发送数据为0时，DE/REB为1， 向RS485接口芯片U1发送使能信号，引脚DI接收到0 ;当TXD发送数据为1时，DE/REB为 0, RS485接口芯片U1发送处于禁止状态，引脚DI接收收到1。
[0036] 下面针对不同情况下的使能信号控制电路的工作过程进行详细描述。
[0037] 1)当不发送数据时，引脚TXD为高电平，与非门U5A输入端1、2为高电平，输出端 3为低电平；与非门U5B输入端5为高电平，输入端6脚通过电阻R1与电源VCC相连为高 电平，则输出端4为低电平，RS485接口芯片U1的引脚/RE工作，引脚DI不接收数据，即发 送处于禁止状态，引脚A、B为高阻状态，接收端收到1。电容C1引脚13为高电平，引脚14 为低电平，因此电容C1充满电荷。
[0038] 2)当开始发送数据时，引脚TXD由高电平变为低电平，与非门U5A输入端1、2为 低电平，输出端3为高电平；电源VCC会通过电阻R1继续向电容C1充电，导致电容C1过 充电。此时，与非门U5B输入端5为低电平，输出端4由低电平变为高电平，向RS485接口 芯片U1发送使能信号，此时RS485接口芯片U1的引脚DE工作，发送数据，引脚DI接收到 〇。与非门MC14093的典型延迟时间为125ns，因此，数据经过2次延迟125*2ns ;使能延迟 125*lns.
[0039] 3)发送数据完毕，引脚TXD上升沿到来时，与非门U5A输出端3,由于电容Cl瞬间 放电，将与非门U5B输入端6拉为低电平，与非门U5B输出端4仍为高电平，此时RS485接 口芯片U1的引脚DE保持工作，RS485接口芯片U1的DI引脚保持接收数据状态。电容C1 两端存在电位差慢慢充电，当电容C1充电完毕，即与非门U5B输入端6变为高电平。同时， 与非门U5B输入端5为高电平，故输出端4变为低电平，发送禁止信号，RS485接口芯片U1 的引脚/RE接收使能工作。
[0040] 此过程只要使RC的延迟时间大于（125*2 - 125*1) ns的时间，就满足时序要求。
[0041] 如图6所示，本使能信号控制电路在理想状态下，当使能信号EN由低电平变为高 电平时，延迟一定的时间（该时间足够小）后，才允许数据进行发送；当数据发送完成后，延 迟一定的时间，允许使能信号由高电平变为低电平。
[0042] 本使能信号控制电路在实际测试的一个实施例中，得到如下波形：在数据的上升 沿，使能信号EN会有一个下降的毛刺。产生毛刺的原因如下：当发送数据0结束时，S卩引脚 TXD上升沿到来时，在125ns的时间内，与非门U5A输出端3的电平未发生变化。引脚TXD 变为高电平，与非门U5B输出端4未发生变化；由于引脚TXD变为高电平，经过125ns后，与 非门U5A输出端3和与非门U5B输出端4会同时变化均变为低电平，与非门U5B输入端6 的电压会瞬间变为低电平。此时与非门U5B输入端5为高电平，输入端6为低电平，再经过 125ns，与非门U5B输出端4会变为高电平。所以在数据的上升沿，使能信号会有一个125ns 的接收使能。
[0043] 为避免上述毛刺现象出现，本发明增加了滤波电容C2,电容C2为无极性电容，弓丨 脚14接地，引脚13与与非门U5B的输出端4相连接，从而避免了毛刺的出现。改进前后的 电路工作原理相同。在这里不再一一赘述了。经实际测试，改进后电路的使能信号与数据的 时序参见图9。当使能信号EN由低电平变为高电平时，延迟一定的时间（该时间足够小） 后，才允许数据进行发送；当数据发送完成后，延迟一定的时间，允许使能信号由高电平变 为低电平，实现了预期效果。
[0044] 本发明通过与非门和RC延时结合实现RS485使能信号的控制，能够使使能信号 与数据信号时序完全匹配，提高了数据传输的可靠性，特别适合数据量大、传输速度高的场 合，具有数据传输速率高、可靠性强、无干扰、误码率低等优点。
[0045] 以上对本发明所提供的用于提高RS485总线数据传输可靠性的使能信号控制电 路进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下 对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责 任。
【权利要求】
1. 一种用于提高RS485总线数据传输可靠性的使能信号控制电路，其特征在于： 所述使能信号控制电路设置在单片机引脚（TXD)与RS485接口芯片之间，输入端与所 述单片机引脚（TXD)相连接，输出端分别与RS485接口芯片的引脚（DE)、引脚（/RE)和引脚 (DI)相连接，用于控制RS485接口芯片发送/接收使能信号和数据信号。
2. 如权利要求1所述的使能信号控制电路，其特征在于， 所述使能信号控制电路由第一与非门、第二与非门、第三与非门、电阻和电容构成；所 述单片机引脚（TXD)分别与所述第一与非门的输入端（1)、输入端（2)相连接，所述第一与 非门的输出端（3)分别与所述第三与非门的输入端（8)、输入端（9)相连，所述第三与非门 的输出端（10)与RS485接口芯片的引脚（DI)相连接；所述单片机引脚（TXD)与所述第二 与非门的输入端（5)相连接，所述第二与非门的输入端（6)通过电阻（R1)与电源（VCC)相 连，所述第二与非门的输出端（4)与所述RS485接口芯片的引脚（DE/RE)相连接；所述电容 跨接在所述第一与非门的输出端（3)和第二与非门的输入端（6)之间，并且所述电容的引 脚（11)与第二与非门的输入端（6)相连。
3. 如权利要求2所述的使能信号控制电路，其特征在于， 当不发送数据时，所述单片机引脚（TXD)为高电平，所述第一与非门的输入端（1)、输 入端（2)为高电平，输出端（3)为低电平；所述第二与非门的输入端（5)、输入端（6)为高 电平，输出端（4)为低电平；所述RS485接口芯片的引脚（/RE)工作，引脚（DI)不接收数 据，即发送处于禁止状态，所述RS485接口芯片的引脚（A)、引脚（B)为高阻状态，所述引脚 (DI)接收到1 ;所述电容的引脚（11)为高电平，引脚（12)为低电平，所述电容充满电荷。
4. 如权利要求2所述的使能信号控制电路，其特征在于， 当开始发送数据时，所述单片机引脚（TXD)由高电平变为低电平，所述第一与非门的 输入端⑴、输入端⑵为低电平，输出端⑶为高电平；所述电源（VCC)通过所述电阻继 续向所述电容充电，所述电容过充电；所述第二与非门的输入端（5)为低电平，输出端（4) 由低电平变为高电平，向所述RS485接口芯片发送使能信号；所述RS485接口芯片的引脚 (DE)接收所述使能信号工作，所述引脚（DI)接收到0。
5. 如权利要求2所述的使能信号控制电路，其特征在于， 当发送数据完毕，所述单片机引脚（TXD)上升沿到来时，所述第一与非门的输出端（3) 为低电平；所述电容瞬间放电，将所述第二与非门的输入端（6)拉为低电平，所述第二与非 门的输出端（4)仍为高电平，此时RS485接口芯片的引脚（DE)保持工作，所述RS485接口 芯片的引脚（DI)保持接收数据状态； 所述电容慢慢充电至完成，所述第二与非门的输入端（6)变为高电平；所述第二与非 门的输入端（5)为高电平，输出端（4)变为低电平，发送禁止信号，所述RS485接口芯片的 引脚（/RE)接收所述使能信号工作，所述引脚（DI)不再接收数据。
6. 如权利要求1或2所述的使能信号控制电路，其特征在于， 所述电阻与所述电容构成RC电路，所述RC电路的时间常数大于数据到达所述RS485 接口芯片与使能信号到达所述RS485接口芯片的时间差。
7. 如权利要求1或2所述的使能信号控制电路，其特征在于， 所述使能信号控制电路还包括滤波电容，所述滤波电容的引脚（14)接地，引脚（13)与 所述第二与非门的输出端（4)相连接。
【文档编号】G05B19/042GK104216317SQ201410403802
【公开日】2014年12月17日 申请日期:2014年8月15日 优先权日:2014年8月15日
【发明者】高秀伟, 艾重阳 申请人:北京佳讯飞鸿电气股份有限公司