一种适用于多路并测的电流自动校准电路和方法与流程

本发明涉及集成电路领域，尤其涉及一种适用于多路并测的电流自动校准电路和方法。

背景技术：

在现代模拟及混合信号集成电路产业中，不同芯片的相同电流参数存在一定的离散度，所以，在测试阶段需要将所有的电流参数进行校准，特别是多路并测的电流自动校准电路效率及精度直接影响到了芯片的整体成本。

单路的电流自动校准电路如图1所示，由基准电流产生电路11、待测电流产生电路12、电流比较电路13、待测电流档位控制电路14组成。基准电流产生电路11产生的基准电流iref和待测电流产生电路产生的待测电流itest通过电流比较电路13进行比较得到的控制信号a；待测电流档位控制电路14根据控制信号a的状态产生trim信号控制待测电流itest的值；当待测电流itest和基准电流iref相等时，trim信号将不再改变待测电流的值，以此流程实现待测电流itest的自动校准。

现有的多路电流自动校准电路方案中，基准电流产生电路的实现是利用一个基准电压vref除以一个电阻r产生基准电流iref，例如中国专利cn101871962a和cn1889000a中所示方案。现有的多路电流自动校准电路如图2所示，由于电阻23在晶圆不同批次间、同批次不同晶圆间及同晶圆芯片间的离散度，会导致产生的基准电流iref存在很大的离散度。其中，不同批次间芯片离散度最大，同批次不同晶圆间芯片离散度较大，同晶圆芯片间离散度最小。具体的，如果电流平衡电路的等效电阻为r1，离散度为a%（a包含正/负方向），二极管连接的mos器件等效电阻为r2，离散度为b%（b包含正/负方向），则电流输入支路电阻离散度为，如果r1=m×r2，则电流输入支路的离散度可表示为，只要输入电阻平衡电路的离散度足够小，就可以进一步的降低整个电流输入支路的等效电阻离散度，使得分配到各个待测芯片的基准电流离散度进一步减小。另外，该方法还会受到运算放大器21的输入失调、电流镜电路22失配的影响，通常为了减小这两个非理想因素对基准电流精度的影响，都会选择增大相关器件的面积，这样会浪费芯片面积。

技术实现要素：

本发明提出一种多路并测电流自动校准电路方案，实现高精度的校准性能。

本发明为解决其技术问题采用的技术方案为：

一种适用于多路并测的电流自动校准电路，其中，基准电流由外部测试环境产生并加入电流自动校准电路，并与待测芯片数n匹配形成总基准电流；

基准电流通过电流平衡电路后连接到电流比较电路的一输入端，待测电流产生电路产生的输出电流连接到电流比较电路的另一输入端，电流比较电路的输出端连接到待测电流档位控制电路的输入端，待测档位控制电路的输出端连接到待测电流产生电路的控制端，形成单颗待测芯片的自动校准电路；

基准电流的输出端口连接到每颗芯片的电流输入支路，n颗待测芯片以并联的方式连接到总基准电流的输出端口，形成n颗待测芯片的自动校准电路。

一种适用于多路并测的电流自动校准方法，其具体步骤包括：

外部测试环境产生基准电流，与待测芯片数n匹配形成总基准电流；

将所述总基准电流加入到电流平衡电路和电流比较电路组成的总基准电流输入支路与待测电流产生电路产生的待测电流相比较，生成电流校准数据；

待测电流档位控制电路根据所述电流校准数据产生对应的校准数据用以更正所述待测电流产生电路产生的待测电流，从而产生更精确的电流输出。

与现有技术相比，本发明的有益效果是，本发明外部测试环境产生基准电流，并与n颗待测芯片匹配形成总基准电流，并在自动电流校准电路中加入了电流平衡电路，这减小了同晶圆芯片间的离散度对电流分配的影响，并且不受晶圆不同批次间芯片离散度的影响，不受同批次不同晶圆间芯片离散度的影响，提高了多路并测时电流自动校准的精度。

下面结合附图和具体实施方式对本发明作进一步说明。

附图说明

图1为典型的单路电流自动校准电路结构示意框图。

图2为典型的vref/r的基准电流产生电路结构示意框图。

图3本发明一种多路并测的电流自动校准电路和方法示意框图。

图4为本发明一种具体实现形式的多路并测的电流自动校准电路和方法的示意框图。

具体实施方式

如图3所示，是本发明提出的一种多路并测的电流自动校准电路和方法示意框图；这种多路并测的电流自动校准电路和校准方法，具体表现为，外部测试环境产生基准电流电路32、待校准芯片31_1/31_2…31_n，外部测试环境产生基准电流电路32，并与待测芯片数匹配的n路基准电流形成总基准电流iref×n，n颗待校准芯片并联连接到外部测试环境产生基准电流电路32的输出端口，输入到每颗待校准芯片中的基准电流首先连接到电流平衡电路33的输入端口，电流平衡电路33的输出端口连接到电流比较电路34的一端，待测电流产生电路35产生的待校准电流itest连接到电流比较电路34的另一端，电流比较电路34比较后输出的控制信号a连接到待测电流档位控制电路36的输入端口，待测电流档位控制电路36根据电流比较电路34输出的控制信号a产生对应的控制信号d输入到待测电流产生电路35的输入端口用以更正待测电流产生电路35产生的待校准电流itest。

如图4所示，为本发明的一种具体实现形式额多路并测的电流自动校准电路和方法的示意框图；如果芯片并测数为n，则由外部测试环境41提供iref×n总基准电流，同时连接到n颗不同的待测芯片42_1…42_n上；利用尺寸较大的多晶电阻实现电流平衡电路43，mos器件n1、n2、p1、p2组成电流比较电路；电流平衡电路43和电流比较电路的mos器件n1和n2组成待测芯片的基准电流输入支路；待测电流产生电路45电流比较电路的mos器件p1和p2组成待测电流输入电路；待测电流itest和基准电流iref通过电流比较电路进行比较，得到信号a，待测电流档位控制电路44根据信号a的状态得到的trim信号控制待测电流产生电路45，调整待测电流itest的值。当待测电流itest和基准电流iref_1相等时，待测电流档位控制电路44的输出信号trim将不再改变待测电流itest的值，自动校准结束。

本发明的整体设计思路是：芯片外部测试环境产生基准电流，并与n数待测芯片匹配形成总基准电流，然后再平均分配到各个并测芯片中，而电流平衡电路的加入，进一步提高了多路并测的电流校准的精度；针对本发明的思路及其他拓展设计，例如，外部总的基准电流的实现，电流平衡电路的不同实现，故凡依本发明的概念与精神所为之均等变化或修饰，均应包括于本发明的权利要求书的范围内。