本发明属于机器人控制领域，具体是一种agv控制器片上系统。
背景技术：
首台agv始于上世纪二战后的美国，到了1980年代，欧洲的agv技术也发展迅速，主要应用于工业、柔性制造装配系统、旨在减少工业劳动生产劳动力成本，随着现代电子技术和微电子技术的发展，agv控制器技术水平不断提高，其应用领域也已经从生产车间延伸到机场、医院、商场等场合，越来越贴近生活，传统agv控制器大多采用plc、单片机、arm等基于硬核处理器架构的微型控制器（mcu），几乎不允许用户裁剪处理器资源，也不允许定制用户指令，还需向硬核提供方支付知识产权费用，同时也具有软硬件资源受限、动态响应能力差的缺点。
技术实现要素：
本发明为解决上述的不足，提供了一种agv控制器片上系统，一种agv控制器片上系统具有高度的设计灵活性、可移植性，最大限度的节约产品的研发、管理、生产、销售成本。
为了实现上述发明目的，本发明采用的技术方案如下。
一种agv控制器片上系统，其特征在于所述控制器包括fpga、外扩sram模块、外扩flash模块、电源管理模块、时钟模块、jtag下载模块、as配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、ad模块、运动控制模块、继电保护模块。
特别的，所述一种agv控制器片上系统包括通信接口，实现与人机界面通讯。
特别的，所述一种agv控制器片上系统电源管理模块分别与其他模块连接，提供24v、12v，5v，3.3v、2.5v、1.2v的直流电源，为各个模块供电。
特别的，所述一种agv控制器片上系统复位模块与fpga连接，通过两个复位按钮分别并联电阻电容接地，实现控制器系统低电平复位和配置过程的低电平延时复位。
特别的，所述一种agv控制器片上系统时钟模块分别与fpga连接，为fpga提供时钟信号。
特别的，所述一种agv控制器片上系统实时时钟模块与fpga连接，为fpga提供实时时钟。
特别的，所述一种agv控制器片上系统传感器接口模块与fpga连接，fpga将采集的各个外围传感器信号进行处理计算并输出。
特别的，所述一种agv控制器片上系统ad采样模块与fpga连接，将采集的模拟信号转换为数字信号给fpga进行分析处理。
特别的，所述一种agv控制器片上系统运动控制模块与fpga连接，将fpga生成的驱动指令经da转换生成模拟驱动信号。
特别的，所述的一种agv控制器片上系统fpga根据外围传感器的信号生成电机正转/反转指令、电机启停指令、电机制动指令、故障信号指令给电机驱动。
特别的，所述一种agv控制器片上系统继电保护模块与电源管理模块连接，为整个系统电路提供保护。
本发明所述的一种agv控制器片上系统具有的优点和有益效果为。
1、本发明是一种基于fpga为核心的agv片上系统，具有很好的扩展性能。
2、使用本发明的agv控制器片上系统，只需匹配相应的外围硬件电路，便可快速完成控制系统的设计研发。
3、本发明适用于工厂车间、机场、医院、商场等各种场合的搬运机器人的控制系统中。
附图说明
下面结合附图对本发明作进一步描述。
图1是本发明一种agv控制器片上系统原理框图。
图2是本发明一种agv控制器片上系统功能模块示意图。
图3是本发明一种agv控制器片上系统sopc系统示意图。
图4是本发明一种agv控制器片上系统软件体系结构图。
具体实施方式
下面结合附图与具体实施实例对本发明作进一步的说明。
如图1、图2所示，一种agv控制器片上系统，其中所述的agv控制器片上系统还包括外扩sram模块、外扩flash模块、电源管理模块、时钟模块、jtag下载模块、as配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、ad模块、运动控制模块、继电保护模块。
所述的fpga为altera公司cycloneiii系列ep3c25q240c8n芯片，该芯片具有低功耗、支持热插拔操作、配置安全性高，高内存逻辑比，丰富的可配置io资源，可靠的时钟管理，支持高速外部存储器接口等优异性能。
所述的sram采用issi公司的is61lv25616al静态随机存储器芯片，该芯片是一款具有4m存储空间的高速静态随机存储器芯片，高速访问时间达到10ns，通过片选端cen和使能输出端oen可以方便的实现存储器扩展，其中，芯片的地址输入端a0-a17、数据输入输出端i/o0-i/o15、片选输入cen、输出使能oen、写使能wen、数据高低位控制端ubn、lbn分别与fpga的通用io口连接。
所述的flash采用amd公司的s29gl032n90tfi020闪存存储器芯片，该芯片是一款具有32m的闪存存储器，访问时间达到90ns，支持在线可偏程，也支持标准的eprom编程，其中，芯片的地址输入端a0-a20、数据输入输出端dq0-dq7、片选输入cen、输出使能oen、写使能wen、复位端rstn分别与fpga的通用io口连接。
所述的电源管理模块为采用ti公司的tps54540芯片，该芯片具有低阻抗、输出电流大，输出电压稳定的特点，外部蓄电池输入24v电压，经tps54540产生12v，5v，3.3v，2.5v，1.2v的电压供给控制器的各个模块。
所述的时钟模块采用50mhz的有源晶振，连接fpga的时钟引脚，通过fpga内部配置的pll组件对整个系统进行时钟管理。
所述的实时时钟模块采用nxp公司的pcf8563芯片，pcf8563芯片具有实时时钟日历功能、同时具有可偏差输出时钟和中断源输出功能，能通过i2c总线进行数据传输。
所述的通信接口模块分别采用ti公司的sn65hvd230can总线收发器芯片和maxsim公司的max323rs-232串口电平转换芯片。
所述的传感器接口模块采用nec公司的ps2805系列光耦芯片，传感器信号经ps2805芯片隔离，同时进行逻辑电平转换，输入给处理器进行分析处理。
所述的ad模块采用vishay公司的bav99限幅器和ti公司的lm358运算放大器，将采集的电量信息转换成3.3v的模拟信号，然后经ads1000进行ads1000芯片进行ad转换。
所述的运动控制模块采用ad公司的ad7225芯片，将fpga输出的驱动指令经ad7225芯片da转换后输出驱动模拟信号。
所述的继电保护模块采用omron公司的g5v-2继电器组成逻辑互锁保护电路。
如图3所示，是基于altera公司的开发工具quartusii里的qsys嵌入式系统平台上构建的sopc系统的示意图，包括片上ram，nios-ii软核处理器、avalon总线、jtaguart组件、系统id组件、epcs组件、sram组件、cfi控制器、avalon三态桥、uart组件、定时器组件、pio组件、clock组件、adc组件、dac组件、rtc组件。
所述的niosii处理器是整个sopc的核心，负责其他外围设备的运行和对应命令的处理。
所述的avalon总线是基于nios处理器对整个片内系统进行互联。
所述的jtaguart组件用于构建底层硬件和开发上层软件时的调试和下载。
所述的系统id组件是整个sopc硬件系统的身份证，在添加此模块后系统会分配一个唯一的id给niosii，在软件开发时识别选择的底层niosii硬件是否正确。
所述的epcs组件是sopc用于控制外围epcs芯片的一个模块，可用于后期程序的下载和数据的储存等。
所述的sram组件是sopc与外扩sram芯片的桥接与控制模块，添加此模块主要是为了防止fpga片内ram空间不足。
所述的cfi控制器和avalon三态桥一起作为niosii软核与外围flash存储器的连接与控制，用于程序数据的存储以及fpga远程配置。
所述的uart是niosiicpu与控制板串口的连接模块，用于控制板rs232串口通信功能的开发和调试。
所述的定时器是控制系统时序的一个重要模块，用于系统中断的定义及控制。
所述的pto控制通用i/o口。
所述的clock组件是一个时钟产生的单元，当外围设备给sopc输入一个基准输入时钟，就可以得到经过这个基准时钟倍频和分频的输出时钟。
所述的adc组件a/d转换单元组件。
所述的dac组件d/a转换单元组件。
所述的rtc组件内部实时时钟组件。
如图4所示，是本发明一种agv控制器片上系统软件体系结构图；所述的软件体系结构采用分层、模块化结构，包括物理层、介质访问控制层和应用层，其中物理层由基于niosii软核处理器构成的sopc硬件系统及外部接口，介质访问控制层包括嵌入式实时微型操作系统freertos和基于ansic标准库的硬件抽象层应用接口库函数，应用层包括根据系统功能编写的各种应用程序。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。