本发明涉及一种硬件自动移位处理的传导技术，尤其涉及一种PLC的独立IO模块地址自动分配方法及结构，具体涉及PLC的独立IO模块地址自动分配移位电路，属于PLC地址分配设计技术领域。
背景技术：
在可编程逻辑控制器(PLC)系统中，一般都采用模块化系统结构，即“PLC主控制器+独立IO模块”的链状结构，PLC通过背板总线访问各个独立IO模块，而在访问独立IO模块之前，必须先给各个独立IO模块分配地址。
为实现合理的地址分配机制，通常采用软件按位寻址或按字节、字、双字寻址的方法实现，亦可采用软件串口为接口进行手拉手结构的地址传递分配，但这些相关技术都需要代码及相关硬件接口作为介质，极大地增加了代码的逻辑运算和外围硬件接口成本及通信结构的复杂化，给系统的稳定运行带入了不可控因数，增加了运行风险。
技术实现要素：
本发明要解决的技术问题是：本发明针对现有技术的局限和不足，提供一种PLC的独立IO模块地址自动分配方法及结构，以解决在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，致力于提高PLC系统的稳定性和可操作性。
本发明技术方案是：一种PLC的独立IO模块地址自动分配方法，所述地址自动分配的方法包括：
记PLC主控制器和模块背板槽位的侧接口电路含有M个针位，每个针位对应地址总线为Addm,m∈[0,M-1]，将地址总线分为N组，其中N＜M且N能被M整除，即Add0～Addm1为第一组地址总线，Addm1+1～Addm2为第二组地址总线，……，AddmN-1+1～AddmN为第N组地址总线，其中m1＜m2＜…＜mN，且mN＝M-1；
在每一组地址总线中，选择一个地址总线赋予高电平，其余地址总线赋予低电平；
每增加一个模板背板槽位，将每一组的地址总线进行循环移位处理，即每一个模板背板槽位的移位侧是其传导侧将每一组的地址总线进行循环移位处理的结果；
整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路的传导侧，第一块模块背板槽位的侧接口电路的移位侧与第二块模块背板槽位的侧接口电路的传导侧连接，前一块模块背板槽位的侧接口电路的移位侧与下一块模块背板槽位的侧接口电路的传导侧连接，依次类推进行连接；N组地址总线分别以一个顺序位进行硬件移位组合。
进一步的，所述针位M、组数N、地址m1,m2,…,mN必须满足其为正整数。
进一步的，若模块背板槽位数为P，则记为M针P级地址总线硬件移位电路，根据所述地址自动分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)个模块背板槽位，即P最大取值为(m1+1)×(m2-m1)×…×(mN-mN-1)。
进一步的，在中大型PLC系统中，按照所述地址自动分配方法，各个模块背板槽位地址都已提前分配，不论模块背板槽位是否插入独立IO模块其地址都不会变更；当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块。
进一步的，在中大型PLC系统中，独立IO模块不必按顺序插入模块背板槽位，独立IO模块插入任一模块背板槽位，都可直接获取该模块背板槽位所分配的预地址。
一种PLC的独立IO模块地址自动分配结构，所述PLC的独立IO模块地址自动分配结构的硬件设计应用于中大型PLC系统，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块，其具体结构包括：
PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧连接，模块背板槽位侧接口电路的移位侧和另一个模块背板槽位侧接口电路的传导侧连接来进行地址分配；
模块背板槽位的侧接口电路具有移位侧和传导侧，对应端口针位一致；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码；
当任一独立IO模块插入模块背板槽位后，PLC主控制器根据工业标准Modbus通信协议通过扫描总线即可获取对应的模块背板槽位上独立IO模块的地址编码及IO模块类型，其中IO模块类型由IO模块自身MCU代码确认。
进一步的，所述PLC主控制器的侧接口电路、模块背板槽位的侧接口电路均采用针位。
本发明的有益效果是：本发明与现有技术相比，主要解决了现有技术对PLC系统各个独立IO模块分配地址时存在的运行风险及成本问题，在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，明显减少了代码的逻辑运算负担和外围硬件接口成本，优化了通信结构，实现了中大型PLC的多点位支持，并且极大地提高了PLC系统的稳定性和可操作性。
附图说明
图1是本发明技术方案图，即PLC主控制器与独立IO模块之间的关系示意图；
图2是本发明12针1级地址总线硬件移位电路原理图；
图3是本发明12针2级地址总线硬件移位电路原理图；
图4是本发明12针3级地址总线硬件移位电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面通过附图和具体实施例，对本发明作进一步详细说明。
实施例1：如图1-4所示，一种PLC的独立IO模块地址自动分配方法，所述地址自动分配的方法包括：
记PLC主控制器和模块背板槽位的侧接口电路含有M个针位，每个针位对应地址总线为Addm,m∈[0,M-1]，将地址总线分为N组，其中N＜M且N能被M整除，即Add0～Addm1为第一组地址总线，Addm1+1～Addm2为第二组地址总线，……，AddmN-1+1～AddmN为第N组地址总线，其中m1＜m2＜…＜mN，且mN＝M-1；
在每一组地址总线中，选择一个地址总线赋予高电平，其余地址总线赋予低电平；
每增加一个模板背板槽位，将每一组的地址总线进行循环移位处理，即每一个模板背板槽位的移位侧是其传导侧将每一组的地址总线进行循环移位处理的结果；
整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路的传导侧，第一块模块背板槽位的侧接口电路的移位侧与第二块模块背板槽位的侧接口电路的传导侧连接，前一块模块背板槽位的侧接口电路的移位侧与下一块模块背板槽位的侧接口电路的传导侧连接，依次类推进行连接；N组地址总线分别以一个顺序位进行硬件移位组合。
进一步的，所述针位M、组数N、地址m1,m2,…,mN必须满足其为正整数。
进一步的，若模块背板槽位数为P，则记为M针P级地址总线硬件移位电路，根据所述地址自动分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)个模块背板槽位，即P最大取值为(m1+1)×(m2-m1)×…×(mN-mN-1)。
进一步的，在中大型PLC系统中，按照所述地址自动分配方法，各个模块背板槽位地址都已提前分配，不论模块背板槽位是否插入独立IO模块其地址都不会变更；当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块。
进一步的，在中大型PLC系统中，独立IO模块不必按顺序插入模块背板槽位，独立IO模块插入任一模块背板槽位，都可直接获取该模块背板槽位所分配的预地址。
一种PLC的独立IO模块地址自动分配结构，所述PLC的独立IO模块地址自动分配结构的硬件设计应用于中大型PLC系统，所述中大型PLC系统至少包括一个PLC主控制器及不少于一个独立IO模块，其具体结构包括：
PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧连接，模块背板槽位侧接口电路的移位侧和另一个模块背板槽位侧接口电路的传导侧连接来进行地址分配；
模块背板槽位的侧接口电路具有移位侧和传导侧，对应端口针位一致；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码；
当任一独立IO模块插入模块背板槽位后，PLC主控制器根据工业标准Modbus通信协议通过扫描总线即可获取对应的模块背板槽位上独立IO模块的地址编码及IO模块类型，其中IO模块类型由IO模块自身MCU代码确认。
进一步的，所述PLC主控制器的侧接口电路、模块背板槽位的侧接口电路均采用针位。
实施例2：本实施例是在实施例1相同，其中，如图1所示是本发明技术方案图，即PLC主控制器与独立IO模块之间的关系示意图，整个总线结构以PLC主控制器的侧接口电路为起始，连接第一块模块背板槽位的侧接口电路，其余模块背板槽位与模块背板槽位之间通过侧接口电路串行连接，独立IO模块可插入模块背板槽位。
实施例3：本实施例是在实施例1相同，其中，如图2、3、4所示是本发明12针1级、12针2级、12针3级地址总线硬件移位电路原理图，图中PLC主控制器和模块背板槽位的侧接口电路含有12个针位，每个针位对应地址总线为Add0,Add1,…Add11，将地址总线分为3组，其中Add0,Add1,Add2为第一组地址总线，Add3,Add4,Add5,Add6为第二组地址总线，Add7,Add8,Add9,Add10,Add11为第三组地址总线，按照所述地址分配方法，一共可扩展(m1+1)×(m2-m1)×…×(mN-mN-1)＝3×4×5＝60种地址编码方案，即可扩展到(m1+1)×(m2-m1)×…×(mN-mN-1)＝3×4×5＝60个模块背板槽位。
实施例4：本实施例是在实施例1相同，其中，如图2所示是本发明12针1级地址总线硬件移位电路原理图，201部分为PLC主控制器侧接口电路J1，202部分为模块背板槽位侧接口电路，模块背板槽位侧接口电路包括传导侧接口J2、移位侧接口J3。当PLC主控制器插入模块背板槽位时，针位J1与J2直接连接，即连接关系为J1-J2。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000。
实施例5：本实施例是在实施例1相同，其中，如图3所示是本发明12针2级地址总线硬件移位电路原理图，301部分为PLC主控制器侧接口电路J1，302、303部分为模块背板槽位a、b的侧接口电路，模块背板槽位a的侧接口电路包括传导侧接口J2、移位侧接口J3，模块背板槽位b的侧接口电路包括传导侧接口J4、移位侧接口J5。当PLC主控制器插入模块背板槽位a时，针位J1与J2直接连接，模块背板槽位a继续插入模块背板槽位b时，J3与J4针位直接连接，即连接关系为J1-J2、J3-J4。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位a的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000；由连接关系可知，针位J3的地址总线编码被固定为001000100001，由于针位J3与J4相连，故故模块背板槽位b的地址编码为001000100001，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为001000100001。
实施例6：本实施例是在实施例1相同，其中，如图4所示是本发明12针3级地址总线硬件移位电路原理图，401部分为PLC主控制器侧接口电路J1，402、403、404部分为模块背板槽位a、b、c的侧接口电路，模块背板槽位a的侧接口电路包括传导侧接口J2、移位侧接口J3，模块背板槽位b的侧接口电路包括传导侧接口J4、移位侧接口J5，模块背板槽位c的侧接口电路包括传导侧接口J6、移位侧接口J7。当PLC主控制器插入模块背板槽位a时，针位J1与J2直接连接，模块背板槽位a继续插入模块背板槽位b时，J3与J4针位直接连接，模块背板槽位b继续插入模块背板槽位c时，J5与J6针位直接连接，即连接关系为J1-J2、J3-J4、J5-J6。根据所述地址分配方法，将地址总线Add0,Add3,Add7连接至3.3V电源赋予高电平，其余地址总线均连接至GND地面赋予低电平，此时针位J1的地址总线编码被固定为100100010000，由于针位J1与J2相连，故模块背板槽位a的地址编码为100100010000，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为100100010000；由连接关系可知，针位J3的地址总线编码被固定为001000100001，由于针位J3与J4相连，故故模块背板槽位b的地址编码为001000100001，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为001000100001；由连接关系可知，针位J5的的地址总线编码被固定为010001000010，由于针位J5与J6相连，故故模块背板槽位c的地址编码为010001000010，即插入该模板背板槽位的独立IO模块的硬件地址编码被固定为010001000010。
实施例7：本实施例是在实施例1相同，其中，PLC主控制器侧接口电路与模块背板槽位侧接口电路的传导侧接口连接，模块背板槽位侧接口电路的移位侧接口和另一个模块背板槽位侧接口电路的传导侧接口连接来进行地址分配；
当模块背板槽位与PLC主控制器相连后，根据硬件总线移位原理即可在对应的模块背板槽位获取一个固定的地址编码，不论模块背板槽位是否插入独立IO模块其地址都不会变更，当模块背板槽位插入独立IO模块后，将其地址分配于独立IO模块；当模块背板槽位没有插入独立IO模块后，将地址保留，直至有独立IO模块插入将其分配。本发明与现有技术相比，主要解决了现有技术对PLC系统各个独立IO模块分配地址时存在的运行风险及成本问题，在不增加运行风险及成本的同时，采用纯硬件的地址总线移位技术自动固定地址总线编码，明显减少了代码的逻辑运算负担和外围硬件接口成本，优化了通信结构，实现了中大型PLC的多点位支持，并且极大地提高了PLC系统的稳定性和可操作性。
以上所述实施例仅表示本发明的实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变型和改进，这些都属于本发明保护范围。