一种数据采集方法、装置以及系统与流程

文档序号：17394837发布日期：2019-04-13 00:44阅读：165来源：国知局

本申请涉及数据处理技术领域，特别是涉及一种数据采集方法、装置以及系统。

背景技术：

随着科技的发展，很多信息是以信号的方式传输。相关技术中，fpga数据采集系统包括模数转换器、iq解调运算器以及rom(read-onlymemory，只读存储器)。fpga数据采集系统利用模数转换器，把获得的模拟信号转换为数字信号，并由iq解调运算器对转换后的数字信号进行iq解调运算。在iq解调运算时，iq解调运算器需要将iq解调运算过程中产生的未完成iq解调运算的数据存入rom中，然后iq解调运算器再从rom中读取上述未完成iq解调运算的数据，之后，iq解调运算器继续对该未完成iq解调运算的数据进行iq解调运算。

由于在iq解调运算过程中，iq解调运算器需要先将未完成iq解调运算的数据存入rom中，然后再从rom中读取未完成iq解调运算的数据，导致iq解调运算速度较慢，fpga数据采集系统的数据采集效率低。

技术实现要素：

为了解决上述问题，本申请提供一种数据采集方法、装置以及系统。

根据本申请的第一个方面，提供了一种数据采集方法，应用于fpga数据采集系统，所述fpga数据采集系统包括相互通信连接的模数转换器和iq解调运算器，所述fpga数据采集系统与模拟信号源通信连接，所述方法包括：

所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号；

所述模数转换器将所述模拟信号转换为数字信号；

所述模数转换器将所述数字信号发送给所述iq解调运算器；

所述iq解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对多组数字信号的解调；

所述iq解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。

可选的，所述模数转换器为并行模数转换器；所述模数转换器将所述模拟信号转换为数字信号，包括：

所述并行模数转换器采用并行转换方式，将所述模拟信号转换为数字信号。

可选的，所述fpga数据采集系统还包括与所述模数转换器通信连接的自动增益控制器；在所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号之前，所述方法还包括：

所述自动增益控制器从所述模拟信号源获取携带数据信息的模拟信号；

所述自动增益控制器对所述模拟信号进行调整，以得到调整后的模拟信号；

所述自动增益控制器将所述调整后的模拟信号发送给所述模数转换器；

所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号，包括：

所述模数转换器接收所述调整后的模拟信号。

可选的，所述fpga数据采集系统还包括与所述iq解调运算器通信连接的滤波器；在所述iq解调运算器得到所述数据信息之后，所述方法还包括：

所述iq解调运算器将所述数据信息发送给所述滤波器；

所述滤波器接收所述数据信息，并对所述数据信息进行滤波处理，以得到最终数据信息。

可选的，所述fpga数据采集系统还包括与所述滤波器通信连接的存储器，所述fpga数据采集系统与上位机通信连接；在所述滤波器得到所述最终数据信息之后，所述方法还包括：

所述滤波器将所述最终数据信息发送给所述存储器；

所述存储器接收并存储所述最终数据信息；

所述存储器将所述最终数据信息发送给所述上位机。

可选的，所述fpga数据采集系统还包括系统时钟，所述系统时钟的主频率为100mhz。

可选的，所述并行模数转换器的采样频率为1gsps，所述并行模数转换器的分辨率为12位。

可选的，所述通信连接通过pci-ex8总线实现。

根据本申请的第二个方面，提供一种数据采集装置，应用于fpga数据采集系统，所述fpga数据采集系统包括相互通信连接的模数转换器和iq解调运算器，所述fpga数据采集系统与模拟信号源通信连接，所述装置包括：

第一信号获取模块，用于从所述模拟信号源获取携带数据信息的模拟信号；

模数转换模块，用于将所述模拟信号转换为数字信号；

第一信号发送模块，用于将所述数字信号发送给所述iq解调运算器；

信号解调模块，用于接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调；

数据信息获得模块，用于根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。

可选的，所述模数转换器为并行模数转换器；所述模数转换模块包括：

第一模数转换子模块，用于采用并行转换方式，将所述模拟信号转换为数字信号。

可选的，所述fpga数据采集系统还包括与所述模数转换器通信连接的自动增益控制器；所述装置还包括：

第二信号获取模块，用于从所述模拟信号源获取携带数据信息的模拟信号；

信号调整模块，用于对所述模拟信号进行调整，以得到调整后的模拟信号；

第二信号发送模块，用于将所述调整后的模拟信号发送给所述模数转换器；

相应的，所述第一信号获取模块包括：

第一信号接收子模块，用于接收所述调整后的模拟信号。

可选的，所述fpga数据采集系统还包括与所述iq解调运算器通信连接的滤波器；所述装置还包括：

第一数据信息发送模块，用于将所述数据信息发送给所述滤波器；

滤波处理模块，用于接收所述数据信息，并对所述数据信息进行滤波处理，以得到最终数据信息。

可选的，所述fpga数据采集系统还包括与所述滤波器通信连接的存储器，所述fpga数据采集系统与上位机通信连接；所述装置还包括：

第二数据信息发送模块，用于将所述最终数据信息发送给所述存储器；

数据信息接收模块，用于接收并存储所述最终数据信息；

第三数据信息发送模块，用于将所述最终数据信息发送给所述上位机。

根据本申请第三个方面，提供一种fpga数据采集系统，所述fpga数据采集系统包括相互通信连接的模数转换器和iq解调运算器，所述fpga数据采集系统与模拟信号源通信连接，所述fpga数据采集系统用于执行本申请第一方面任一所述的方法中的步骤。

采用上述技术方案，当fpga数据采集系统获取到携带数据信息的模拟信号时，所述fpga数据采集系统的模数转换器将所述模拟信号转换为数字信号并发送给所述fpga数据采集系统的iq解调运算器，所述iq解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调，所述iq解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。由于fpga数据采集系统的iq解调运算器在iq解调运算时，不需要先将未完成iq解调运算的数据存入rom中，然后再从rom中读取未完成iq解调运算的数据，所以iq解调运算速度得到提升；同时iq解调运算器将数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，可以完成多组数字信号的解调，iq解调运算速度进一步得到提升。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例提供的一种fpga数据采集系统结构示意图；

图2是根据一示例性实施例提供的一种数据采集方法的流程图；

图3是根据一示例性实施例提供的一种模拟信号调整方法的流程图；

图4是根据一示例性实施例提供的一种数据信息滤波处理方法的流程图；

图5是根据一示例性实施例提供的一种最终数据信息存储方法的流程图；

图6是根据一示例性实施例提供的一种数据采集装置的框图。

具体实施方式

下面将结合本申请各个实施例中的附图，对本申请各个实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的各个实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参照图1，图1是根据一示例性实施例提供的一种fpga数据采集系统结构示意图。如图1，fpga数据采集系统包括相互通信连接的模数转换器和iq解调运算器，所述fpga数据采集系统与模拟信号源通信连接。如图1所示，模数转换器与iq解调运算器通信连接，两者相互通信；fpga数据采集系统与模拟信号源通信连接，两者相互通信。

参考图2，图2是根据一示例性实施例提供的一种数据采集方法的流程图，该方法由fpga数据采集系统执行，该方法包括以下步骤：

在步骤s11中，所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号。

在步骤s12中，所述模数转换器将所述模拟信号转换为数字信号。

在步骤s13中，所述模数转换器将所述数字信号发送给所述iq解调运算器。

在步骤s14中，所述iq解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调。

在步骤s15中，所述iq解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。

本申请中的模拟信号源可以是生成模拟信号的装置(例如：模拟摄像机、录音机等)，也可以是模拟信号接收装置(例如：雷达天线、接收机天线等)。

本申请中的数据信息是指模拟信号中携带需要fpga数据采集系统采集的数据信息。

本申请中fpga数据采集系统采集到数据信息后，会将数据信息发送给上位机，由上位机对数据信息进行处理。

本申请中的上位机可以是个人计算机、主控机以及工控机等。

首先，在步骤s11中，所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号。模拟信号源生成或接收携带数据信息的模拟信号后，需要fpga数据采集系统从模拟信号源获取模拟信号，并将所述数据信息从模拟信号中提取出来，以使上位机对数据信息进行处理，此时fpga数据采集系统中的模数转换器从模拟信号源获取所述模拟信号。

示例地，用户用录音机录制了一段10s由模拟信号组成的模拟音频，然后想要将模拟音频存储到电脑上。首先，用户将录音机通过fpga数据采集系统与电脑连接，然后，fpga数据采集系统的模数转换器从录音机获取所述模拟音频中的模拟信号。

在步骤s12中，所述模数转换器将所述模拟信号转换为数字信号。上位机只能处理数字信号，不能处理模拟信号，所以需要将模拟信号转换为数字信号，模数转换器是将获得的模拟信号转换为数字信号的器件。

示例地，当fpga数据采集系统的模数转换器获取到一段10s模拟音频中的模拟信号时，所述模数转换器会将所述模拟信号转化为上位机可处理的数字信号。

在步骤s13中，所述模数转换器将所述数字信号发送给所述iq解调运算器。所述模拟信号转化为数字信号之后，所述数字信号并不是最终的数据信息，还需要对数字信号进行解调，才能获得最终的数据信息，此时需要模数转换器将数字信号发送给iq解调运算器。

示例地，fpga数据采集系统获取到一段10s模拟音频中的模拟信号，fpga数据采集系统的模数转换器会将模拟信号转化为上位机可处理的数字信号，并将所述数字信号发送给iq解调运算器，以使iq解调运算器对所述数字信号进行解调运算。

在步骤s14中，所述iq解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调。iq解调运算器接收到所述数字信号之后，将数字信号分成有顺序的多组数字信号，每组数字信号会有顺序标记，以便解调之后将数据信息按照顺序组合，避免出现数据信息紊乱的问题，并同时对多组数字信号进行解调运算，完成对多组数字信号解调。

本申请中的多组数据信号的组数并没有具体限定的数值，用户可以根据自己需求设置一个组数。

在步骤s15中，所述iq解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。iq解调运算器根据数字信号的顺序，将解调结果按照顺序组合，合并成需要的数据信息，如果不按顺序组合，就会产生错乱的数据信息。

示例地，fpga数据采集系统解调时数字信号分组组数为5组。fpga数据采集系统获取到一段10s模拟音频中的模拟信号，fpga数据采集系统的模数转换器会将模拟信号转化为上位机可处理的数字信号，并发送给iq解调运算器，iq解调运算器接收到所述数字信号后，将所述数字信号分成5组有顺序的数字信号，数字信号分别标记为1、2、3、4、5，数字信号的分组顺序即为数字排列顺序，然后同时对五组有顺序的信号进行解调运算，解调运算完成时，iq解调运算器根据数字信号解调前的顺序，即1、2、3、4、5的数字排列顺序，将所述多组数字信号的解调结果组合，得到需要的数据信息，此时的数据信息就是完整的没有紊乱信息的数据信息。

当fpga数据采集系统获取到携带数据信息的模拟信号时，所述fpga数据采集系统的模数转换器将所述模拟信号转换为数字信号并发送给所述iq解调运算器，所述iq解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调，所述iq解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。由于fpga数据采集系统的iq解调运算器在iq解调运算时，不需要先将未完成iq解调运算的数据存入rom中，然后再从rom中读取未完成iq解调运算的数据，所以iq解调运算速度得到提升；同时iq解调运算器将数字信号分成有顺序的多组数字信号，采用并行运算方式，可以完成多组数字信号的解调，iq解调运算速度进一步得到提升。

可选的，所述模数转换器为并行模数转换器，所述并行模数转换器采用并行转换方式，将所述模拟信号转换为数字信号。

fpga数据采集系统获取模拟信号时，模拟信号大多通过串行总线传输，采用并行模数转换器对串行总线传输来的模拟信号进行并行转换。

fpga数据采集系统的模数转换器为并行模数转换器，在fpga数据采集系统的模数转换器获取到模拟信号时，会对模拟信号进行并行转换，模数转换器模拟信号转换速度快，提高了fpga数据采集系统数据采集效率。

参考图3，图3是根据一示例性实施例提供的一种模拟信号调整方法的流程图，该方法由fpga数据采集系统执行，该方法包括以下步骤：

在步骤s21中，所述自动增益控制器从所述模拟信号源获取携带数据信息的模拟信号。

在步骤s22中，所述自动增益控制器对所述模拟信号进行调整，以得到调整后的模拟信号。

在步骤s23中，所述自动增益控制器将所述调整后的模拟信号发送给所述模数转换器；

在步骤s24中，所述模数转换器接收所述调整后的模拟信号。

示例地，fpga数据采集系统获取到一段10s模拟音频中的模拟信号，但是所述模拟信号很微弱并携带有干扰信息，fpga数据采集系统在所述模拟信号中采集到的数据信息会携带干扰信息，为了避免这个情况出现，fpga数据采集系统的自动增益控制器会对所述模拟信号进行调整，并得到调整后的模拟信号，fpga数据采集系统的自动增益控制器会将调整后的模拟信号发送给模数转换器，以使模数转换器将模拟信号转换为数字信号，进而得到没有干扰信息的数据信息。

当fpga数据采集系统获取到模拟信号微弱时，fpga数据采集系统的自动增益控制器会对模拟信号进行调整以得到调整后的模拟信号，并发送所述模拟信号给fpga数据采集系统的模数转换器，供模数转换器转换。fpga数据采集系统采集到的数据信息没有干扰信息，便于上位机对所述数据信息进行数据处理，fpga数据采集系统的数据采集效果更好。

参考图4，图4是根据一示例性实施例提供的一种数据信息滤波处理方法的流程图，该方法由fpga数据采集系统执行，该方法包括以下步骤：

在步骤s31中，所述iq解调运算器将所述数据信息发送给所述滤波器；

在步骤s32中，所述滤波器接收所述数据信息，并对所述数据信息进行滤波处理，以得到最终数据信息。

示例地，fpga数据采集系统获取到一段10s模拟音频中的模拟信号。由于所述模拟信号在传输过程中受到了干扰，导致所述fpga数据采集系统iq解调运算后得到的数据信息携带了其他频段的干扰信息。为了避免这个情况出现，fpga数据采集系统的滤波器对iq解调运算后得到的数据信息进行滤波处理，以得到没有干扰信息的最终数据信息。

由于模拟信号在传输过程中会受到外界的干扰，导致fpga数据采集系统采集到的数据信息携带了其他频段的干扰信息。所述fpga数据采集系统的滤波器会对iq解调运算后得到的数据信息进行滤波处理，以得到没有干扰信息的最终数据信息，fpga数据采集系统的数据采集效果更好。

参考图5，图5是根据一示例性实施例提供的一种最终数据信息存储方法的流程图，该方法由fpga数据采集系统执行，该方法包括以下步骤：

在步骤s41中，所述滤波器将所述最终数据信息发送给所述存储器。

在步骤s42中，所述存储器接收并存储所述最终数据信息。

在步骤s43中，所述存储器将所述最终数据信息发送给所述上位机。

本申请的存储器可以是ram(randomaccessmemory，随机存储器)、rom等。

示例地，录音机通过fpga数据采集系统与电脑连接后，想要把一段10s模拟音频存储到电脑上。fpga数据采集系统获取所述10s模拟音频中的模拟信号，并从模拟信号中获得最终数据信息之后，由于fpga数据采集系统数据采集速度快，最终数据信息传输速度有限，最终数据信息不能立刻发送到电脑上，需要暂时存储到ram中，然后再由ram将最终数据信息发送给电脑。

当fpga数据采集系统获得最终数据信息之后，fpga数据采集系统将最终数据信息暂时存储到ram中，然后再由ram发送给上位机，以使上位机对最终数据信息进行处理。不会因为最终数据信息不能立刻发送出去，而导致fpga数据采集系统已采集的未能及时发送的最终数据信息被新采集到的最终数据信息覆盖，fpga数据采集系统数据采集效果更好。

在一示例性实施例中，所述fpga数据采集系统还包括系统时钟，所述系统时钟的主频率为100mhz。

在一示例性实施例中，所述并行模数转换器的采样频率为1gsps，所述并行模数转换器的分辨率为12位。

在一示例性实施例中，所述通信连接通过pci-ex8总线实现。

参考图6，图6是根据一示例性实施例提供的一种数据采集装置的框图，该装置应用于fpga数据采集系统，该装置包括：

第一信号获取模块601，用于从所述模拟信号源获取携带数据信息的模拟信号；

模数转换模块602，用于将所述模拟信号转换为数字信号；

第一信号发送模块603，用于将所述数字信号发送给所述iq解调运算器；

信号解调模块604，用于接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行iq解调运算，以完成对所述多组数字信号的解调；

数据信息获得模块605，用于根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。