微型控制器及EFT事件防护方法与流程

本发明说明书主要是有关于一电气快速暂态脉冲(electricalfasttransient，eft)事件防护技术，特别是有关于当eft事件发生时，藉由暂时将微型控制器的重置电路和时脉电路的输出信号，维持在检测到eft事件发生前的状态的eft事件防护技术。

背景技术：

当微型控制器(microcontrollerunit，mcu)在进行操作时，可能会发生电气快速暂态脉冲(electricalfasttransient，eft)事件。当eft事件发生时，在微型控制器中因为eft事件所产生的瞬间高压噪声，会使得微型控制器的操作发生错误，因而对微型控制器造成损害，例如：微型控制器的重置电路(resetcircuit)会因eft事件影响而发生失败(fail)，以及微型控制器的时脉电路(clockcircuit)因eft事件影响而造成程序的误写。

传统上为了防止eft事件影响微型控制器，通常会采用被动防护的方式来防止eft事件的影响，例如：使用反弹跳电路(de-bouncecircuit)来滤除重置电路因为eft事件所产生的重置信号，以及滤波电路来滤除时脉电路因为eft事件所产生的高频时脉信号。但在采用被动防护的方式下，容易受到工艺、电压及温度(process、voltage、temperature，pvt)变异的影响，而无法确保在不同操作环境下皆能通过eft测试(标准)。

技术实现要素：

有鉴于上述现有技术的问题，本发明提供了一eft事件防护技术，特别是有关于当eft事件发生时，藉由暂时将微型控制器的重置电路和时脉电路的输出信号，维持在检测到eft事件发生前的状态的微型控制器和eft事件防护方法。

根据本发明的一实施例提供了一种微型控制器。上述微型控制器包括一重置电路、一时脉电路、一检测电路、一计数器以及一控制电路。检测电路检测一电气快速暂态脉冲(eft)事件，以及当检测到上述eft事件时，产生一阻挡信号。计数器耦接上述检测电路，以及当接收到上述阻挡信号时，开始进行计数。控制电路耦接上述重置电路、上述时脉电路以及上述计数器，以及从上述计数器接收上述阻挡信号。当上述控制电路接收到上述阻挡信号时，直到上述计数器计数次数达到一设定值前，上述控制电路将上述重置电路和上述时脉电路的输出信号维持在检测到上述eft事件发生前的状态。

根据本发明的一实施例提供了一种微型控制器，上述微型控制器包括一重置电路、一时脉电路、一检测电路，以及一控制电路。检测电路检测一电气快速暂态脉冲(eft)事件，以及当检测到上述eft事件时，产生一阻挡信号。控制电路耦接上述重置电路、上述时脉电路以及上述检测电路，以及从上述检测电路接收上述阻挡信号。当上述控制电路接收到上述阻挡信号时，直到上述eft事件结束，上述控制电路将上述重置电路和上述时脉电路的输出信号维持在检测到上述eft事件发生前的状态。

根据本发明的一实施例提供了一种电气快速暂态脉冲(eft)事件防护方法。上述eft事件防护方法适用一微型控制器。上述eft事件防护方法包括：藉由上述微型控制器的一检测电路检测是否发生一eft事件；当检测到上述eft事件时，产生一阻挡信号；藉由上述微型控制器的一计数器开始进行计数；以及直到上述计数器计数次数达到一设定值前，藉由一控制电路将上述微型控制器的一重置电路和一时脉电路的输出信号维持在检测到上述eft事件发生前的状态。

关于本发明其他附加的特征与优点，本领域技术人员，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的微型控制器和eft事件防护方法，做些许的更动与润饰而得到。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是显示根据本发明的一实施例所述的微型控制器100的方块图。

图2a至2d是显示根据本发明的一实施例所述的检测电路110的电路图。

图3a至3b是显示根据本发明的一实施例所述的第一检测电路210、第二检测电路220、第三检测电路230以及第四检测电路240输出信号的示意图。

图4a至4b是显示根据本发明的一实施例所述的控制电路150的电路图。

图5是根据本发明的一实施例所述的eft事件防护方法的流程图500。

附图标号：

100微型控制器；

110检测电路；

120重置电路；

130时脉电路；

140计数器；

150控制电路；

160核心；

210第一检测电路；

211第一反向器；

220第二检测电路；

221第二反向器；

230第三检测电路；

231第三反向器；

240第四检测电路；

241第四反向器；

410第一控制电路；

411第五反向器；

412第六反向器；

413第七反向器；

414第八反向器；

420第二控制电路；

500流程图；

a、b节点；

c1第一电容c1；

c2第二电容c2；

clk_in、rst_in输入信号；

clk_out、rst_out输出信号；

dx、db阻挡信号；

n1第一n型晶体管；

n2第二n型晶体管；

n3第三n型晶体管；

n4第四n型晶体管；

p1第一p型晶体管；

p2第二p型晶体管；

p3第三p型晶体管；

p4第四p型晶体管；

r1第一电阻；

r2第二电阻；

r3第三电阻；

r4第四电阻；

r5第五电阻；

r6第六电阻；

s1第一开关；

s2第二开关；

s3第三开关；

s510～s550步骤；

vdd电源电压；

vdd_s第一节点电压；

vout1第一反向器211的输出端；

vout2第二反向器221的输出端；

vout3第三反向器231的输出端；

vout4第四反向器241的输出端；

vss接地电压；

vss_s第二节点电压。

具体实施方式

本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视权利要求所界定者为准。

图1是显示根据本发明的一实施例所述的微型控制器(microcontrollerunit，mcu)100的方块图。如图1所示，微型控制器100可包括一检测电路110、一重置电路(resetcircuit)120、一时脉电路(clockcircuit)130、一计数器140、一控制电路150，以及一核心160。需注意地是，在图1所示的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。微型控制器100中亦可包含其它元件。

如图1所示，检测电路110会耦接至计数器140，且计数器140会耦接至控制电路150。控制电路150会耦接至重置电路120、时脉电路130，以及核心160，以将重置电路120以及时脉电路130的输出信号传送给微型控制器的核心160。

根据本发明的实施例，在一般操作时(即检测电路110未感测到电气快速暂态脉冲(electricalfasttransient，eft)事件时)，控制电路150会接收来自重置电路120以及时脉电路130的输出信号。接着，控制电路150会将接收到的输出信号传送给核心160，以执行重置电路120以及时脉电路130的输出信号所包含的指令。

根据本发明一实施例，当检测电路110感测到一eft事件(例如：一第一eft事件)时，检测电路110会产生一阻挡信号(例如：一第一阻挡信号)，以使得重置电路120和时脉电路130的输出信号暂时维持在前一个状态(即在eft事件未发生前的状态)。当检测电路110产生阻挡信号后，检测电路110会将阻挡信号传送给计数器140。当计数器140接收到阻挡信号后，计数器140会将阻挡信号传送给控制电路150，并开始进行计数。当控制电路150接收到阻挡信号后，控制电路150会维持重置电路120和时脉电路130的输出信号。直到计数器140的计数次数达到一设定值后，控制电路150才会回到一般操作，以正常地将来自重置电路120以及时脉电路130的输出信号传送给核心160。也就是说，当控制电路150接收到阻挡信号后，控制电路150不会将受eft影响的输出信号传送给核心160，而是传送eft事件未发生前的输出信号给核心160，以使得微型控制器100可维持正常操作，并避免受到eft事件的影响。

更具体来说，当有eft事件发生时，重置电路120会因为受到eft事件的影响，而误产生了一重置信号(resetsignal)。重置电路120误产生的重置信号将会使得微型控制器100进行错误的系统重置。因此，当检测电路110感测到eft事件时，为了避免微型控制器100进行错误的系统重置，检测电路110会产生阻挡信号，以使得控制电路150可将重置电路120的输出信号暂时维持在eft事件未发生前的状态。

此外，当有eft事件发生时，时脉电路130会因为受到eft事件的影响，而产生过快的频率。过快的频率将有可能会造成微型控制器100操作上的错误。因此，当检测电路110感测到eft事件时，为了避免微型控制器100因为时脉电路130所产生的过快的频率，而造成微型控制器100操作上的错误，检测电路110会产生阻挡信号，以使得控制电路150可将时脉电路130的输出信号暂时维持在eft事件未发生前的状态。也就是说，控制电路150会放慢时脉电路130的时脉，以避免时脉电路130产生过快的频率。

根据本发明一实施例，当计数器140的计数次数达到设定值前，检测电路110检测到一新的eft事件(例如：一第二eft事件)时，检测电路110会产生一新的阻挡信号(例如：一第二阻挡信号)。当计数器140接收到新的阻挡信号后，计数器140会重新从0开始进行计数。也就是说，当有新的eft事件发生时，即使针对前一eft事件，计数器140还未计数完毕，计数器140仍会重新从0开始进行计数。

图2a至2d是显示根据本发明的一实施例所述的检测电路110的电路图。如图2a至2d所示，检测电路110可包含一第一检测电路210、一第二检测电路220、一第三检测电路230以及一第四检测电路240。图3a至3b是显示根据本发明的一实施例所述的第一检测电路210、第二检测电路220、第三检测电路230以及第四检测电路240输出信号的示意图。根据本发明的一实施例，检测电路110透过第一检测电路210、第二检测电路220、第三检测电路230以及第四检测电路240可检测不同类型的eft事件。底下实施例将有详细的说明。

根据本发明的一实施例，第一检测电路210是用来检测电源电压vdd上的负eft事件。如图2a所示，第一检测电路210包含了一第一电阻r1、一第二电阻r2、一第一电容c1、一第一p型晶体管p1，以及一第一反向器211，其中第一节点电压vdd_s是表示电源电压vdd经过第一电阻r1和第一电容c1所组成的rc电路后，在节点a的电压。第一p型晶体管p1的源极会接收第一节点电压vdd_s、第一p型晶体管p1的栅极会接收电源电压vdd，且第一p型晶体管p1的漏极会耦接第二电阻r2。参考图3a左侧所示，当在电源电压vdd上有负eft事件(即电源电压vdd瞬间往负的方向跑)发生时，第一检测电路210的电源电压vdd和第一节点电压vdd_s会产生不同的反应，且当两者电压差够大时，第一p型晶体管p1会被导通，且第一反向器211的输出端vout1会输出一脉波信号(即阻挡信号)。

根据本发明的一实施例，第二检测电路220是用来检测电源电压vdd上的正eft事件。如图2b所示，第二检测电路220包含了一第二p型晶体管p2、一第三电阻r3以及一第二反向器221。第二p型晶体管p2的源极会接收电源电压vdd、第二p行晶体管p2的栅极会接收第一节点电压vdd_s(同图2a的第一节点电压vdd_s)，且第二p型晶体管p2的漏极会耦接第三电阻r3。参考图3a右侧所示，当在电源电压vdd上有正eft事件(即电源电压vdd瞬间往正的方向跑)发生时，第二检测电路220的电源电压vdd和第一节点电压vdd_s会产生不同的反应，且当两者电压差够大时，第二p型晶体管p2会被导通，且第二反向器221的输出端vout2会输出一脉波信号(即阻挡信号)。

根据本发明的一实施例，第三检测电路230是用来检测接地电压vss上的正eft事件。图2c所示，第三检测电路230包含了一第四电阻r4、一第五电阻r5、一第二电容c2、一第一n型晶体管n1，以及一第三反向器231，其中第二节点电压vss_s是表示接地电压vss经过第四电阻r4和第二电容c2所组成的rc电路后，在节点b的电压。第一n型晶体管n1的漏极会耦接第五电阻r5、第一n型晶体管n1的栅极会接收接地电压vss，且第一n型晶体管n1的源极会接收第二节点电压vss_s。参考图3b右侧所示，当在接地电压vss上有正eft事件(即接地电压vss瞬间往正的方向跑)发生时，第三检测电路230的接地电压vss和第二节点电压vss_s会产生不同的反应，且当两者电压差够大时，第一n型晶体管n1会被导通，且第三反向器231的输出端vout3会输出一脉波信号(即阻挡信号)。

根据本发明的一实施例，第四检测电路240是用来检测接地电压vss上的负eft事件。如图2d所示，第四检测电路240包含一第二n型晶体管n2、一第六电阻r6以及一第四反向器241。第二n型晶体管n2的漏极会耦接第六电阻r6、第二n型晶体管n2的栅极会接收第二节点电压vss_s(同图2c的第二节点电压vss_s)，且第二n型晶体管n2的源极会接收接地电压vss。参考图3b左侧所示，当在接地电压vss上有正eft事件(即接地电压vss瞬间往负的方向跑)发生时，第四检测电路240的接地电压vss和第二节点电压vss_s会产生不同的反应，且当两者电压差够大时，第二n型晶体管n2会被导通，且第四反向器241的输出端vout4会输出一脉波信号(即阻挡信号)。

根据本发明的一实施例，根据eft标准中所制定的eft事件的不同等级，检测电路110的rc电路(例如：第一电阻r1和第一电容c1所组成的rc电路，以及第四电阻r4和第二电容c2所组成的rc电路)可被调整，以适用不同的eft等级。

图4a至4b是显示根据本发明的一实施例所述的控制电路150的电路图。如图4a至4b所示，控制电路150可包含一第一控制电路410以及一第二控制电路420。第一控制电路410会耦接至计数器140、时脉电路130和核心160，以控制时脉电路130输出到核心160的输出信号。第一控制电路410会接收来自时脉电路130输入信号clk_in，以及输出输出信号clk_out至核心160。第二控制电路420会耦接至计数器140、重置电路120和核心160，以控制重置电路120输出到核心160的输出信号。第二控制电路420会接收来自重置电路120输入信号rst_in，以及输出输出信号rst_out至核心160。

根据本发明的一实施例，如图4a所示，第一控制电路410包括一第一开关s1、一第二开关s2、一第三开关s3、一第五反向器411、一第六反向器412、一第七反向器413、一第八反向器414、一第三p型晶体管p3、一第四p型晶体管、一第三n型晶体管n3以及一第四n型晶体管n4。第一开关s1、第二开关s2、第三开关s3和第三p型晶体管p3的栅极会接收来自计数器140的信号db，以及第三n型晶体管n3的栅极会接收来自计数器140的信号dx，其中信号db是信号dx的反向信号，且信号db和信号dx可视为第一控制电路410从计数器140接收到的阻挡信号。

当无eft事件发生时(即dx＝0且db＝1)，第一开关s1、第二开关s2和第三开关s3会打开(on)，第一控制电路410的输出信号clk_out会等同于目前的输入信号clk_in，且输入信号clk_in会暂存在第三p型晶体管p3或第三n型晶体管n3。当有eft事件发生时(即dx＝1且db＝0)时，第一开关s1、第二开关s2和第三开关s3会关闭(off)，第一控制电路410的输出信号clk_out会为上一状态的输入信号clk_in。

根据本发明的一实施例，第二控制电路420可是一逻辑电路，且第二控制电路420会接收来自计数器140的信号dx，其中信号dx可视为第二控制电路420从计数器140接收到的阻挡信号。当无eft事件发生时(即dx＝0)，第二控制电路420的输出信号rst_out会等同于目前的输入信号rst_in。当有eft事件发生时(即dx＝1)，第二控制电路420的输出信号rst_out会为上一状态的输入信号rst_in。

根据本发明的一实施例，检测电路110会直接耦接至控制电路150。也就是说，在此实施例中，微型控制器100可不配置计数器140。在此实施例中，当控制电路150接收到检测电路110所发送的阻挡信号时，控制电路150会评估目前eft事件持续的时间。直到eft事件结束后，控制电路150会维持重置电路120和时脉电路130的输出信号，在检测到eft事件发生前的状态。此外，在此实施例中，当目前eft事件结束前，检测电路110检测到一新的etf事件时，检测电路110会产生一新的阻挡信号，且控制电路150会根据新的阻挡信号，重新评估新的eft事件持续的时间。直到新的eft事件结束后，控制电路150会将重置电路120和时脉电路130的输出信号，维持在检测到eft事件发生前的状态。

图5是根据本发明的一实施例所述的eft事件防护方法的流程图500。此eft事件防护方法可适用本发明的微型控制器100。在步骤s510，藉由微型控制器100的一检测电路检测是否发生一eft事件。当检测电路检测到eft事件时，进行步骤s520。在步骤s520，检测电路会产生一阻挡信号。在步骤s530，微型控制器100的一计数器开始进行计数。在步骤s540，直到计数器计数次数达到一设定值前，藉由微型控制器100的一控制电路将微型控制器100的一重置电路和一时脉电路的输出信号，维持在检测到eft事件发生前的状态。

当检测电路未检测到eft事件时，进行步骤s550。在步骤s550，控制电路会正常输出重置电路和时脉电路的输出信号至微型控制器100的一核心。

根据本发明一实施例，eft事件防护方法的步骤更包括，当计数器计数次数达到设定值前，检测电路检测到一新的etf事件时，检测电路会产生一新的阻挡信号，且根据新的阻挡信号，计数器会重新开始进行计数。也就是说，当检测电路检测到一新的etf事件时，eft事件防护方法会重新回到步骤s520，并重新继续其他流程。

根据本发明一实施例，eft事件防护方法的步骤更包括，当计数器的计数次数达到设定值后，控制电路会开始正常输出重置电路和时脉电路的输出信号至微型控制器100的一核心。

根据本发明一实施例，eft事件防护方法的步骤更包括，藉由检测电路的一第一检测电路检测在电源电压上的负eft事件；藉由检测电路的一第二检测电路检测电源电压上的正eft事件；藉由检测电路的一第三检测电路检测接地电压上的正eft事件；以及藉由检测电路的一第四检测电路检测接地电压上的负eft事件。根据本发明一实施例，eft事件防护方法的步骤更包括，当eft事件发生时，藉由第一检测电路、第二检测电路、第三检测电路，或第四检测电路，产生一脉波信号，以作为阻挡信号。

根据本发明一实施例，eft事件防护方法的步骤更包括，藉由控制电路的一第一控制电路，控制上述时脉电路输出到微型控制器100的一核心的输出信号，以及藉由控制电路的一第二控制电路，控制重置电路的输出到上述核心的输出信号。根据本发明一实施例，eft事件防护方法的步骤更包括，当eft事件发生时，藉由第一控制电路输出对应eft事件发生前的状态的时脉电路的输出信号至上述核心，以及当eft事件发生时，藉由第二控制电路输出对应eft事件发生前的状态的重置电路的输出信号至上述核心。

根据本发明的实施例所提出的eft事件防护方法，当eft事件发生时，微型控制器的检测电路会先产生一阻挡信号，以使得计数器开始进行计数，以及使得控制电路会将微型控制器的重置电路和时脉电路的输出信号，维持在检测到eft事件发生前的状态。直到计数器计数次数达到一设定值后，控制电路才会正常输出重置电路和时脉电路的输出信号。因此，经由本发明的实施例所提出的eft事件防护方法，将可主动地防止eft事件发生时所产生的影响，且在计数器计数的期间，微型控制器仍可维持正常的操作。

在本说明书中以及权利要求中的序号，例如「第一」、「第二」等等，仅是为了方便说明，彼此之间并没有顺序上的先后关系。

本发明的说明书所揭露的方法和演算法，可直接透过通信处理装置经配置以至少一处理器执行，直接应用在硬件以及软件模组或两者的结合上。一软件模组(包括执行指令和相关数据)和其它数据可储存在数据存储器中，像是随机存取存储器(ram)、快闪存储器(flashmemory)、只读存储器(rom)、可擦可编程只读存储器(eprom)、带电可擦可编程只读存储器(eeprom)、暂存器、硬盘、可携式硬盘、光盘只读存储器(cd-rom)、dvd或在此领域公知技术中任何其它电脑可读取的储存媒体格式。一储存媒体可耦接至一机器装置，举例来说，像是电脑/处理器(为了说明的方便，在本说明书以处理器来表示)，上述处理器可透过储存媒体来读取信息(像是程序码)，以及写入信息至储存媒体。一储存媒体可整合一处理器。一特殊应用集成电路(asic)可包括处理器和储存媒体。一用户设备则可包括一特殊应用集成电路。换句话说，处理器和储存媒体以不直接连接用户设备的方式，包括于用户设备中。此外，在一些实施例中，任何适合电脑程序的产品包括可读取的储存媒体，其中可读取的储存媒体包括和一或多个所揭露实施例相关的程序码。在一些实施例中，电脑程序的产品可包括封装材料。

以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何本领域技术人员应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此发明的保护范围当视权利要求所界定者为准。