电流镜电路的制作方法

本发明涉及集成电路领域，特别涉及一种电流镜电路。

背景技术：

在集成电路的设计中，电流镜电路是一个非常重要的基本单元，其通常作为一个偏置或信号处理子模块存在于整个芯片中。

传统的电流镜电路的输出阻抗较小，技术人员考虑沟道长度调制效应，电流镜电路的镜像电流精度受输出电压影响较大，通常采用共源共栅或增益提高等技术增加电流镜的输出阻抗以提高其镜像精度。然而，但这两种解决方案都存在电流镜电路的输出摆幅受限和静态功耗增加的问题。

技术实现要素：

为了解决相关技术中通过采用共源共栅或增益提高等技术增加电流镜的输出阻抗以提高其镜像精度，造成的电流镜电路的输出摆幅受限和静态功耗增加的问题，本发明实施例提供了一种电流镜电路。所述技术方案如下：

第一方面，提供了一种电流镜电路，所述电流镜电路包括输入电流源、第一nmos管、第二nmos管、第三nmos管、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一匹配电阻以及第二匹配电阻，其中：

所述输入电流源的正极与供电电源电连接，所述输入电流源的负极与所述第一nmos管的漏极电连接，所述第一nmos管的漏极、栅极电连接，所述第一nmos管的源极接地；

所述第二nmos管的漏极与所述第一匹配电阻的第一端电连接，所述第二nmos管的栅极与所述第一nmos管的栅极电连接，所述第二nmos管的源极接地；

所述第三nmos管的漏极与所述第二匹配电阻的第一端电连接，所述第三nmos管的栅极与所述第一nmos管的栅极电连接，所述第三nmos管的源极接地；

所述第一pmos管的漏极与所述第三pmos管的源极电连接，所述第一pmos管的栅极与所述第二pmos管栅极电连接，所述第一pmos管的源极与所述供电电源电连接；

所述第二pmos管的漏极与所述第四pmos管的源极电连接，所述第二pmos管的栅极与所述第四pmos管的漏极电连接，所述第二pmos管的源极与所述供电电源电连接；

所述第三pmos管的漏极与所述第一匹配电阻的第二端电连接，所述第三pmos管的漏极、栅极电连接；

所述第四pmos管的漏极与所述第二匹配电阻的第二端电连接，所述第四pmos管的栅极与所述第三pmos管的栅极电连接，所述第四pmos管的源极与所述第二pmos管漏极电连接；

所述第一pmos管的漏极与所述电流镜电路的电流输出端电连接。

可选的，所述电流镜电路还包括第五pmos管，其中：

所述第五pmos管的源极与所述第一pmos管的漏极电连接，所述第五pmos管的栅极与所述第二匹配电阻的第二端电连接，所述第五pmos管的漏极作为所述电流镜电路的电流输出端电连接。

可选的，所述第一pmos管的漏极作为所述电流镜电路的电流输出端。

可选的，系统供电电压、第二nmos管的栅源压差以及第二pmos管mp2源栅压差之间的数值关系满足第一公式，所述第一公式为：

其中，vdd为所述供电电源vdd的电压，vsg(mp2)为所述第二pmos管mp2源栅压差，r1为所述第一匹配电阻r1的阻值，为是第一nmos管mn1的宽长比，为所述第二nmos管mn2宽长比，vgs(mn3)为所述第二nmos管的栅源压差。

可选的，系统供电电压、第三nmos管的栅源压差以及第二pmos管mp2源栅压差之间的数值关系满足第二公式，所述第二公式为：

其中，vdd为所述供电电源vdd的电压，vsg(mp2)为所述第二pmos管mp2源栅压差，r1为所述第一匹配电阻r1的阻值，为第三nmos管mn3宽长比，为是第一nmos管mn1的宽长比，vgs(mn3)为第三nmos管的栅源压差。

本发明实施例提供的技术方案带来的有益效果是：

本发明提供的电流镜电路，通过采用第一pmos管mp1、第二pmos管mp2、第三pmos管mp3以及第四pmos管mp4构成电流镜钳位电路，并且结合匹配电阻r1和r2，消除沟道长度调制效应在第二pmos管mp和三pmos管mp3镜像mn1电流(即输入电流i1)时造成的误差提高电流镜精度；解决了相关技术中通过采用共源共栅或增益提高等技术增加电流镜的输出阻抗以提高其镜像精度，造成的电流镜电路的输出摆幅受限和静态功耗增加的问题；达到了提高电流镜电路的电流镜精度的效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中一种常用的电流镜电路100的电路连接示意图；

图2是本发明一个实施例中提供的一种电流镜电路的电路结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

请参考图1，图1示出了现有技术中一种常用的电流镜电路100的电路连接示意图。如图1所示，电流镜电路100包括输入电流源i0、nmos管mn4、nmos管mn5、pmos管mp6和pmos管mp7组成。

对于如图1所示的电流镜电路100，考虑电流镜电路100的输出电压vout产生的沟道长度调制效应，电流镜100的输出电流iout与输入电流源i0的关系符合第三公式，第三公式为：其中：为nmos管mn1的宽长比，为nmos管mn5的宽长比，为pmos管mp6的宽长比，为pmos管mp7的宽长比，λn为nmos管沟道长度调制系数。

由于该电流镜电路100中i0＝iout，再结合第三公式可推导出其中，r0(mp7)为pmos管mp7的漏源端等效阻抗。从以上分析可以看出，传统的电流镜电路100的输出阻抗较小，而目前技术人员考虑沟道长度调制效应，电流镜电路的镜像电流精度受输出电压影响较大，通常采用共源共栅或增益提高等技术增加电流镜的输出阻抗以提高其镜像精度。然而，但这两种解决方案都存在电流镜电路的输出摆幅受限和静态功耗增加的问题。

针对于此，本申请提供了一种高精度的电流镜电路，以下结合图2对本申请提供的高精度的电流镜电路进行说明。

如图2所示，电流镜电路200包括输入电流源i1、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一匹配电阻r1以及第二匹配电阻r2，其中：

输入电流源i1的正极与供电电源vdd电连接，输入电流源i1的负极与第一nmos管mn1的漏极电连接，第一nmos管mn1的漏极、栅极电连接，第一nmos管mn1的源极接地gnd；

第二nmos管mn2的漏极与第一匹配电阻r1的第一端电连接，第二nmos管mn2的栅极与第一nmos管mn1的栅极电连接，第二nmos管mn2的源极接地gnd；

第三nmos管mn3的漏极与第二匹配电阻r2的第一端电连接，第三nmos管mn3的栅极与第一nmos管mn1的栅极电连接，第三nmos管mn3的源极接地gnd；

第一pmos管mp1的漏极与第三pmos管mp3的源极电连接，第一pmos管mp1的栅极与第二pmos管mp2栅极电连接，第一pmos管mp1的源极与供电电源vdd电连接；

第二pmos管mp2的漏极与第四pmos管mp4的源极电连接，第二pmos管mp2的栅极与第四pmos管mp4的漏极电连接，第二pmos管mp2的源极与供电电源vdd电连接；

第三pmos管mp3的漏极与第一匹配电阻r1的第二端电连接，第三pmos管mp3的漏极、栅极电连接；

第四pmos管mp4的漏极与第二匹配电阻r2的第二端电连接，第四pmos管mp4的栅极与第三pmos管mp3的栅极电连接，第四pmos管mp4的源极与第二pmos管mp2漏极电连接；

第一pmos管mp1的漏极与电流镜电路的电流输出端电连接。

本申请提供的电流镜电路200，通过采用第一pmos管mp1、第二pmos管mp2、第三pmos管mp3以及第四pmos管mp4构成电流镜钳位电路300，并且结合匹配电阻r1和r2，消除沟道长度调制效应在第二pmos管mp和三pmos管mp3镜像mn1电流(即输入电流i1)时造成的误差提高电流镜精度；解决了相关技术中通过采用共源共栅或增益提高等技术增加电流镜的输出阻抗以提高其镜像精度，造成的电流镜电路的输出摆幅受限和静态功耗增加的问题；达到了提高电流镜电路的电流镜精度的效果。

上述电流镜电路200消除了沟道长度调制效应对电流镜精度的影响的原理如下：

电流镜钳位电路300的工作过程中：假设第三pmos管mp3的源端电压与第四pmos管mp4源端电压由于外部扰动从相等变为不等，如第三pmos管mp3的源端电压vs(mp3)上升δv，第四pmos管mp4的源端电压vs(mp4)下降δv。则由于此时第二nmos管mn2镜像第一nmos管mn1的电流，其漏端输出阻抗较高，因此第三pmos管mp3的栅端电压vg(mp3)上升δv，使得第四pmos管mp4的源栅电压vsg(mp4)下降2δv；由于第三nmos管mn3镜像第一nmos管mn1电流，第四pmos管mp4的漏端电压下降，使得第二pmos管mp2的栅端电压下降，第四pmos管mp4的源端电压上升。可见，第三pmos管mp3的源端电压与第四pmos管mp4源端电压之间存在负反馈钳位关系，所以始终有vs(mp3)＝vs(mp4)。

同理可以分析得出，第三pmos管mp3的漏端电压与第四pmos管mp4漏端电压之间存在负反馈钳位关系，所以始终有vd(mp3)＝vd(mp4)。

因此电流镜钳位电路300确保了第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4在镜像电流过程中镜像精度不受沟道长度调制效应的影响。

匹配电阻工作过程中：由电流镜钳位电路300工作过程分析可知电阻r1正端与电阻r2正端电压相等，均为vdd-vsg(mp2)。vsg(mp2)为第二pmos管mp2源栅压差。其中，第一匹配电阻r1和第二匹配电阻r2的增加是为了确保第二nmos管mn2和第三nmos管mn3在镜像第一nmos管mn1电流时不受沟道长度调制效应影响。即：vgs(mn2)＝vds(mn2)，vgs(mn3)＝vds(mn3)，vgs(mn2)为第二nmos管mn2的栅源压差，vds(mn2)为第二nmos管mn2的漏源压差，vgs(mn3)为第三nmos管mn3栅源压差，vds(mn3)为第三nmos管mn3漏源压差。

因此只需确保满足第三公式、第四公式示出的关系，即可消除沟道长度调制效应对镜像精度的影响。

第一公式为：其中：为第一nmos管mn1的宽长比，为第二nmos管mn2宽长比，vsg(mp2)为第二pmos管mp2源栅压差，vdd为供电电源vdd的电压，r1为第一匹配电阻r1的阻值，vgs(mn3)为第二nmos管(mn2)的栅源压差；

第二公式为：为第三nmos管mn3宽长比，vgs(mn3)为第三nmos管(mn3)的栅源压差。

在一个示例中，第一pmos管mp1的漏极作为电流镜电路的电流输出端。

在另一个示例中，电流镜电路还包括第五pmos管mp5，其中：第五pmos管mp5的源极与第一pmos管mp1的漏极电连接，第五pmos管mp5的栅极与第二匹配电阻r2的第二端电连接，第五pmos管mp5的漏极作为电流镜电路的电流输出端电连接。

本申请还可通过额外增加第五pmos管mp5构成电流镜的输出，在vout发生变化时通过调节第五pmos管mp5的栅端可增大电流镜等效输出阻抗，最终在不减小电路摆幅的情况下使得电路输出阻抗大于共源共栅结构

分析如下：假设vout上升使得第五pmos管mp5源端上升δv，则mp3源端上升δv，则mp4栅端上升δv。由于r2远小于ro(mp2)和ro(mn3)，ro(mp2)为第二pmos管mp2的漏源端等效阻抗，ro(mn3)为第三pmos管mp3的漏源端等效阻抗，则第四pmos管mp4的栅端到其漏端的小信号增益约为1，第五pmos管mp5栅端上升δv。

从以上分析可以看出，与传统共源共栅电流镜(当vout发生变化时，仅第五pmos管mp5源端发生变化以起负反馈增大输出阻抗效果)不同，本结构中第五pmos管mp5栅端和源端共同参与负反馈调节作用，因此本结构中输出阻抗约为共源共栅电流镜的两倍，进一步的提高了电流镜电路200的电流镜精度。

同时本申请中，第一pmos管mp1与第二pmos管mp2工作于临界饱和区，相对于传统共源共栅电流镜可以减少一个|vth(p)|(pmos管阈值电压)的电压摆幅消耗。

本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。