一种FPGA开发板的制作方法

本实用新型属于嵌入式硬件设计技术领域，尤其涉及一种FPGA开发板。

背景技术：

随着电子技术的发展，现场可编程门阵列(Field－Programmable Gate Array，FPGA)作为专用集成电路(Application Specific Integrated Circuit，ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

作为FPGA的生产设计厂商，高云半导体生产了多个FPGA芯片，而作为家族第一代产品，高云GW2A-LV18PG256C8/I7内部资源丰富，具有高性能的数字信号处理(Digital Signal Processing，DSP)资源、高速低压差分信号(Low-Voltage Differential Signaling，LVDS)接口以及丰富的存储器资源，这些内嵌的资源搭配精简的FPGA架构以及55nm工艺使GW2A系列FPGA产品适用于高速低成本的应用场合。

然而，虽然该FPGA芯片GW2A-LV18PG256C8/I7适用于高速低成本的应用场合，但是目前市场上还没有基于该芯片的特点和可能的应用场景的评估板。

故，有必要提供一种技术方案，以解决上述技术问题。

技术实现要素：

本实用新型的目的在于提供一种FPGA开发板，其整体布局合理，性能可靠，可满足不同用户的对此芯片的评估需求。

本实用新型是这样实现的，一种FPGA开发板，所述FPGA开发板包括：

电源模块，用于为所述FPGA开发板中的各个模块提供电源；

FPGA模块，与所述电源模块连接，用于对所述FPGA开发板中的各个模块进行相应控制；

DDR3模块，与所述FPGA模块连接，用于完成数据的读写；

第一存储模块，与所述FPGA模块连接，用于存储所述FPGA模块的比特流文件与用户数据；

下载模块，与所述FPGA模块连接，用于对所述FPGA模块中的存储单元进行编程，以及对所述第一存储模块中存储的比特流文件进行下载；

外部时钟接口模块，与所述FPGA模块连接，用于为所述FPGA模块提供时钟接口；

调试控制模块，与所述FPGA模块连接，用于控制所述FPGA模块的调试进程；

网络模块，与所述FPGA模块连接，用于为所述FPGA开发板提供网络接口；

时钟模块，与所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块连接，用于向所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块提供相应的工作时钟。

在本实用新型中，通过采用电源模块、FPGA模块、DDR3模块、第一存储模块、下载模块、外部时钟接口模块、调试控制模块、网络模块以及时钟模块构成的FPGA开发板，使得FPGA模块对FPGA开发板中的各个模块进行相应控制，DDR3模块完成数据的读写，第一存储模块存储FPGA模块的比特流文件与用户数据，下载模块对FPGA模块中的存储单元进行编程，以及对第一存储模块中存储的比特流文件进行下载，调试控制模块控制FPGA模块的调试进程，网络模块为FPGA开发板提供网络接口，进而使得该FPGA开发板满足不同用户的对此芯片的评估需求，并且整体布局合理，性能可靠。

附图说明

图1是本实用新型一实施例所提供的FPGA开发板的模块结构示意图；

图2是本实用新型另一实施例所提供的FPGA开发板的电路结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体附图对本实用新型的实现进行详细的描述：

图1示出了本实用新型一实施例所提供的FPGA开发板的模块结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的FPGA开发板10包括：电源模块100、FPGA模块101、DDR3模块102、第一存储模块103、下载模块104、外部时钟接口模块105、调试控制模块106、网络模块107以及时钟模块108。

具体的，电源模块100，用于为FPGA开发板中的各个模块提供电源。

其中，在本实用新型实施例中，电源模块100主要采用电源芯片、滤波电容、配置电阻组成的电源电路实现，该电源电路中包括7颗电源芯片，分别为3片ONSEMI公司的NCP3170ADR2G电源芯片、3片TI公司的TPS7A7001电源芯片以及1片TI公司的TPS51200电源芯片。具体实施时，3片ONSEMI公司的NCP3170ADR2G电源芯片，其输出电流3A，并产生3.3V、1.5V以及1.0V的电源电压，3片TI公司的TPS7A7001电源芯片，其输出电流2A，并产生2.5V、1.2V以及一路备用电源，1片TI公司的TPS51200电源芯片，产生DDR3芯片所需的0.75V电源。

需要说明的是，在本实用新型实施例中，电源模块100的具体电路结构不做限制，可参考NCP3170ADR2G电源芯片、TPS7A7001电源芯片以及TPS51200的构成的现有电源电路。

进一步的，FPGA模块101，与电源模块100连接，用于对FPGA开发板中的各个模块进行相应控制。

其中，在本实用新型实施例中，FPGA模块101由FPGA芯片、50MHz晶振和外围阻容件组成，其是整个FPGA开发板10的核心，并且该FPGA模块101可通过内部程序，对整个FPGA开发板10的外围模块进行控制操作。

具体实施时，FPGA模块101中的FPGA芯片采用高云半导体GW2A-LV18PG256C8/I7芯片实现，该FPGA芯片在用户通过FPGA开发板10对其进行测试时，可控制其FPGA开发板10中的各个模块进行数据读写、高速通信等。

进一步的，DDR3模块102，与FPGA模块101连接，用于完成数据的读写。

其中，在本实用新型实施例中，DDR3模块102由DDR3芯片及外围阻容件组成，并且通过其内部的数据总线、地址总线和控制总线与FPGA模块101相连，以完成数据的读写。

具体实施时，DDR3芯片采用MICRON公司的MT41J128M16JT-125:K芯片实现，该芯片包括6位数据总线，存储空间为2Gbit，封装方式为FBGA 96-ball(8mm*14mm)，数据速率为1600MT/s。

在本实施例中，通过在FPGA开发板10中设置DDR3模块102，使得用户采用FPGA开发板10对FPGA芯片GW2A-LV18PG256C8/I7进行开发测试时，可实现高速通信。

进一步的，第一存储模块103，与FPGA模块101连接，用于存储FPGA模块101的比特流文件与用户数据。

其中，在本实用新型实施例中，第一存储模块103采用FLASH芯片及外围电路组成，其可存储64Mbit的数据量，可用于存储配置FPGA模块101的比特流文件或用户数据，并通过串行外设接口(Serial Peripheral Interface，SPI)与FPGA模块101通信；需要说明的是，具体实施时，FLASH芯片可采用WINBOND公司的W25Q64FVSSIG芯片实现。

进一步的，下载模块104，与FPGA模块101连接，用于对FPGA模块101中的存储单元进行编程，以及对第一存储模块103中存储的比特流文件进行下载。

其中，在本实用新型实施例中，下载模块104由芯片FT2232HL、MINI-USB接口、12MHz晶体、保护二极管及阻容件等电路元件组成。具体的，利用FT2232HL芯片通过USB到JTAG的协议转换功能，实现对FPGA芯片的SRAM编程，和对外部Flash进行比特流文件下载。

进一步的，外部时钟接口模块105，与FPGA模块101连接，用于为FPGA模块101提供时钟接口。

其中，在本实用新型实施例中，外部时钟接口模块105可通过外部信号源为FPGA提供不同频率的时钟，以满足实际应用需求。具体实施时，外部时钟接口模块105采用扬州精诚电子公司生产的JC3.660.046-1SMA接口实现，该接口为5脚直插外螺内孔母座。

进一步的，调试控制模块106，与FPGA模块101连接，用于控制FPGA模块101的调试进程。

其中，在本实用新型实施例中，调试控制模块106主要用于用户在对FPGA芯片GW2A-LV18PG256C8/I7时，根据用户的操作对测试场景进行切换以及对测试进程控制，以便于用户对FPGA芯片进行开发测试。

具体实施时，调试控制模块106由多个轻触接键开关构成，多个轻触接键开关均与FPGA模块101连接，优选的，该多个轻触接键开关均可采用型号为TL1105F160Q的开关元件实现。

此外，在其他实施例中，具体实施时，调试控制模块106由多个滑动开关组成，多个滑动开关均与FPGA模块101连接，优选的，该多个滑动开关可采用信号为EG1218的开关元件实现。

在本实用新型实施例中，采用滑动开关或者接键开关作为调试控制模块106的实现结构，使得用户可通过按键和开关可以手动控制FPGA芯片开发测试过程中的程序跳转，操作简便、快捷且方式多样。

进一步的，网络模块107，与FPGA模块101连接，用于为FPGA开发板提供网络接口。

其中，在本实用新型实施例中，网络模块107由2个RJ45连接器、2片PHY芯片、2颗25MHz晶振、状态显示LED及阻容件组成，其实现了FPGA开发板10的两路以太网接口设置。

具体实施时，PHY芯片采用Broadcom公司生产的B50610C1KML以太网接口芯片实现，该以太网接口芯片B50610C1KML可支持10M、100M、1000M以太网通讯。需要说明的是，在本实用新型实施例中，由2个RJ45连接器、2片PHY芯片B50610C1KML、2颗25MHz晶振、状态显示LED及阻容件组成的网络模块107的具体结构可参考现有技术，此处不再赘述。

在本实施例中，在FPGA开发板10上设置网络模块107，实现了FPGA开发板10的网络接口设置，并且使得用户通过网络下载FPGA芯片开发测试时的比特流文件。

进一步的，时钟模块108，与电源模块100、FPGA模块101、DDR3模块102、第一存储模块103、下载模块104以及网络模块107连接，用于向电源模块100、FPGA模块101、DDR3模块102、第一存储模块103、下载模块104以及网络模块107提供相应的工作时钟。

其中，在本实用新型实施例中，时钟模块108包括三种时钟源，其分别为一路50MHz时钟，两路25MHz时钟以及一路12MHz时钟，该三路时钟源分别为FPGA芯片、2片PHY芯片和FT2232HL提供时钟信号。

具体实施时，50MHz时钟源、25MHz时钟源以及12MHz时钟源分别采用TXC公司的7C-50.000MCA-T型号的晶振、7C-25.000MBB-T型号的晶振和7B-12.000MAAJ-T型号的晶体实现。

进一步的，作为本实用新型一优选实施方式，如图2所示，FPGA开发板10还包括第二存储模块109。

具体的，该第二存储模块109与FPGA模块101连接，用于存储用户数据。

其中，在本实用新型实施例中，第二存储模块109采用SD卡模块实现，该SD卡模块由SD卡座及外围阻容件组成，其可通过时钟线、命令线和数据线与FPGA芯片通信，实现SD卡的读写，同时具有插卡检测功能。具体实施时，SD卡座采用MOLEX公司生产的SD-503182型号卡座实现，该型号为推-推式8触点微型SD卡座。

进一步的，作为本实用新型一优选实施方式，如图2所示，本实用新型实施例提供的FPGA开发板还包括通用输入输出接口模块110。

具体的，该通用输入输出接口(General Purpose Input Output，GPIO)模块110与FPGA模块101连接，用于为FPGA开发板提供输入输出接口。

具体实施时，GPIO接口由两个第一预设间距的双排插针构成，其中一个为20脚双排插针，另一个为30脚双排插针，并且每个双排插针的两插针之间的间距优选为2.54毫米；此外，串联电阻后引到上述插针。串联组排起到改善信号质量和保护端口I/O的作用。

进一步的，作为本实用新型一优选实施方式，如图2所示，本实用新型实施例提供的FPGA开发板10还包括低压差分信号收发接口模块111。

具体的，该低压差分信号收发接口模块111与FPGA模块101连接，用于为FPGA开发板提供差分信号输入输出接口。

具体实施时，低压差分信号收发接口模块111由两个第二预设间距的双排插针组成，并且每个双排插针之间的间距优选为2毫米。其中，一个双排插针为低压差分信号发送接口，另一个双排插针为低压差分信号接收接口，并且发送接口直接将FPGA芯片的差分信号引出，接收接口通过100欧姆电阻对差分对匹配后引出，以此使得用户可利用此接口完成对高速差分信号通信的评估。

进一步的，作为本实用新型一优选实施方式，如图2所示，本实用新型实施例提供的FPGA开发板10还包括调试指示模块112。

其中，调试指示模块112，与FPGA模块101连接，用于对FPGA模块101的调试进程进行指示。

具体实施时，调试指示模块112可采用LED灯实现，其使得FPGA开发板10可显示调试结果，方便用户使用。

在本实施例中，本实用新型针对高云半导体的GW2A-LV18PG256C8/I7FPGA芯片，设计了一款FPGA开发板10，该开发板具有丰富的外部接口，例如LVDS接口、以太网接口、SD卡座及GPIO接口，方便用户进行多种应用调试；此外，该FPGA开发板具有丰富的存储资源，外挂DDR3SDRAM芯片和FLASH芯片，方便用户存储应用数据和FPGA代码程序。

在本实用新型中，通过采用电源模块、FPGA模块、DDR3模块、第一存储模块、下载模块、外部时钟接口模块、调试控制模块、网络模块以及时钟模块构成的FPGA开发板，使得FPGA模块对FPGA开发板中的各个模块进行相应控制，DDR3模块完成数据的读写，第一存储模块存储FPGA模块的比特流文件与用户数据，下载模块对FPGA模块中的存储单元进行编程，以及对第一存储模块中存储的比特流文件进行下载，调试控制模块控制FPGA模块的调试进程，网络模块为FPGA开发板提供网络接口，进而使得该FPGA开发板满足不同用户的对此芯片的评估需求，并且整体布局合理，性能可靠。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。