一种全集成多输出堆叠式低压差线性稳压器的制作方法

本发明属于半导体集成电路和低功耗集成电路设计技术领域，具体涉及一种全集成多输出堆叠式低压差线性稳压器，应用于高性能电源系统和消费电子产品领域。

背景技术：

ldo是电源管理系统中广泛使用的电压转换器之一，在电池供电的便携式设备(如手机、平板电脑和可穿戴设备)中尤为重要。ldo具有低噪声和快速响应特性，非常适用于高性能和对电源电压敏感的模拟/混合信号模块。ldo由于其结构和工作原理导致输入输出电压相差较大时，系统效率较低。尤其是当前应用环境中，集成电路工艺不断升级，所需供电电压即ldo输出电压不断下降，而ldo由于受到工艺和性能的约束输入电压无法同步下降，最终导致ldo效率急剧下降，造成能量浪费。针对这种情况，将负载堆叠起来组成堆叠结构可以提高系统所需的供电电压，此时，如果采用新的ldo结构供电即可提高系统效率。针对堆叠系统，已有的研究采用基于开关电容的结构实现多层堆叠供电，需要较大的片上或片外电容以及开关时钟来实现功能。

综上所述，目前已有的技术采用开关电容实现多输出和堆叠供电，这种实现方式存在以下问题：

1.片上电容导致芯片面积增大，片外电容增加系统成本；

2.时钟控制导致系统复杂度上升，开关电容结构本身电源抑制比(psr)较差，不适用于敏感电路。

技术实现要素：

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种全集成多输出堆叠式低压差线性稳压器，将若干个ldo进行堆叠，来实现多输出。由于每个ldo可以独立控制输出电压，因而叠层之间电压可变，扩大了应用范围，同时，提高了系统效率，实现了全集成，获得了良好的psr特性。

本发明采用以下技术方案：

一种全集成多输出堆叠式低压差线性稳压器，包括主ldo以及辅助ldok，k＝1，2…n；主ldo通过片上电容c0和负载load0与辅助ldok电路上的片上电容ck和负载loadk串联连接组成堆叠结构，主ldo用于提供负载所需电流，辅助ldok用于稳定voutk电压，当负载电流不一致时产生从vddk流经mpk到voutk的isource电流或从voutk流经mnk到gnd的isink电流。

具体的，主ldo包括误差放大器ea0，调整管mp0，反馈电阻rf1、rf2，片上电容c0以及负载load0，误差放大器ea0的反向输入端接vref0，同相输入端分别与反馈电阻rf1、rf2连接，误差放大器ea0电源端接调整管mp0的源极，误差放大器ea0的输出端接调整管mp0的栅极，调整管mp0的漏极分三路，一路接片上电容c0，第二路接负载load0，第三路经反馈电阻rf1后分两路，一路经反馈电阻rf2接地，另一路接误差放大器ea0的同相输入端。

具体的，辅助ldok包括误差放大器eak，pmos调整管mpk，nmos调整管mnk，偏置电压vbk，片上电容ck以及负载loadk，误差放大器eak的反向输入端接vrefk，同相输入端分别与pmos调整管mpk漏极、nmos调整管mnk漏极、片上电容ck和负载loadk连接，误差放大器eak电源端接pmos调整管mpk的源极，误差放大器eak的输出分两路，一路经偏置电压vbk接pmos调整管mpk的栅极，另一路接nmos调整管mnk的栅极，nmos调整管mnk的源极接地。

具体的，片上电容ck-1和负载loadk-1接在voutk-1和voutk之间，k＝1，2…n，片上电容cn和负载loadn接在voutn和gnd之间。

具体的，主ldo的电源端vdd连接至外部供电端口，辅助ldok电路的电源端vddk包括以下三种连接方式：vddk与vdd连接；vddk分别与voutk-1连接，k＝1，2…n；vddk分别与voutm-1连接，m＝1,2…k。

具体的，输出电压voutk与voutk-1的差值相同或不同，k＝1,2…n。

具体的，辅助ldok包括source模式、sink模式以及neutral模式；当负载loadk所需电流ik大于负载loadk-1所需电流ik-1时，辅助ldok工作在source模式下；当负载loadk所需电流ik小于负载loadk-1所需电流ik-1时，辅助ldok工作在sink模式下；当负载loadk所需电流ik等于负载loadk-1所需电流ik-1时，辅助ldok工作在neutral模式下。

进一步的，source模式下，调整管mpk打开，mnk关闭，产生电流isource-k从vddk流经mpk到voutk，为负载loadk提供额外的电流，产生电流满足关系为isource-k＝ik-ik-1。

进一步的，sink模式下，调整管mnk打开，mpk关闭，产生电流isink-k从voutk流经mnk到gnd，抽取流向负载loadk多余的电流，产生电流满足关系为isink-k＝ik-1-ik。

进一步的，neutral模式下，调整管mnk和mpk处于亚阈值区，辅助ldok不产生额外的电流isource-k或isink-k。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种全集成多输出堆叠式低压差线性稳压器，将若干低压差线性稳压器ldo组成堆叠结构，在实现全集成多输出的同时提高系统效率，能够根据负载需要灵活调整输出电压值和输出电压数量，可以满足更灵活的堆叠式负载需求；能够快速调整由于负载之间不匹配造成的电压电流波动，提高供电系统的动态性能；实现了全集成结构，有利于系统集成和降低成本；具有很好的psr特性，尤其是靠近gnd的输出端，适用于对电源敏感的模块。

进一步的，主ldo用来产生vout0电压，同时为堆叠式负载提供电流。

进一步的，辅助ldok用来产生voutk电压，在堆叠式负载不均衡时稳定voutk电压的同时提供额外的电流isource-k或isink-k。

进一步的，片上电容ck-1用来提高输出的动态特性以及电源抑制比。负载loadk-1组成堆叠式结构提高本设计的效率，同时形成多样化的供电形式。

进一步的，主ldo的电源端vdd连接至外部供电端口。辅助ldok(k＝1,2…n)的电源端vddk与vdd连接，可以实现最小的mpk和mnk尺寸设计和最佳的动态响应特性；vddk分别与voutk-1连接，可以实现最佳的psr特性；vddk与voutm-1(m＝1,2…k)连接，可以实现mpk和mnk面积、动态响应特性以及psr特性的折中。

进一步的，voutk(k＝1,2…n)与voutk-1(k＝1,2…n)的差值，即相邻两个输出之间的电压差，也即负载loadk(k＝0,1,2…n)两端的电压差δvk(k＝0,1,2…n)可以是相同值，也可以是不同值，以实现堆叠式低压差线性稳压器多样化的负载需求和对应的输出电压配置。

进一步的，电流isource-k或isink-k，保证voutk电压的稳定。

进一步的，source模式可以实现堆叠式负载出现不匹配时产生额外的电流isource-k，以保证voutk电压的稳定。

进一步的，sink模式可以实现堆叠式负载出现不匹配时产生额外的电流isink-k，以保证voutk电压的稳定。

进一步的，neutral模式可以实现堆叠式负载匹配时，不产生额外的电流，同时保证voutk电压的稳定。

综上所述，本发明堆叠式结构可以根据负载需要灵活调整输出电压值和输出电压数量，可以满足更灵活的负载需求；辅助ldok的三种工作模式可以快速调整由于负载之间不匹配造成的电压电流波动，提高供电系统的动态性能；全集成结构有利于系统集成和降低成本；所有输出端均具有很好的psr特性，尤其是靠近gnd的输出端，适用于对电源敏感的模块。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明涉及的全集成多输出堆叠式低压差线性稳压器结构图；

图2为本发明中辅助ldok的三种工作模式图；

图3为采用本发明设计的双输出结构vout1＝0.8v瞬态波形图；

图4为采用本发明设计的双输出结构vout1＝1.6v瞬态波形图；

图5为采用本发明设计的双输出结构vout1＝2.4v瞬态波形图；

图6为采用本发明设计的双输出结构vout1在三种模式下的psr特性图。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提供了一种全集成多输出堆叠式低压差线性稳压器，将若干低压差线性稳压器(ldo)组成堆叠结构，在实现全集成多输出的同时提高系统效率。

请参阅图1，本发明一种全集成多输出堆叠式低压差线性稳压器，包括主ldo以及若干个辅助ldo1～ldon，若干个辅助ldo1～ldon分别通过对应的片上电容和负载与主ldo串联连接，片上电容和负载之间并联连接。

主ldo包括误差放大器ea0，调整管mp0，反馈电阻rf1、rf2，片上电容c0以及需要驱动的负载load0，误差放大器ea0的反向输入端接vref0，同相输入端分别与反馈电阻rf1、rf2连接，误差放大器ea0电源端接调整管mp0的源极，误差放大器ea0的输出端接调整管mp0的栅极，调整管mp0的漏极分三路，一路接片上电容c0，第二路接负载load0，第三路经反馈电阻rf1后分两路，一路经反馈电阻rf2接地，另一路接误差放大器ea0的同相输入端。

辅助ldok电路(k＝1，2…n)包含误差放大器eak，pmos调整管mpk(k＝1，2…n)，nmos调整管mnk(k＝1，2…n)，偏置电压vbk(k＝1，2…n)，片上电容ck(k＝1，2…n)以及需要驱动的负载loadk(k＝1，2…n)，误差放大器eak的反向输入端接vref1，同相输入端分别与pmos调整管mpk漏极、nmos调整管mnk漏极、片上电容ck-1、片上电容ck、负载load0和负载loadk连接，误差放大器eak电源端接pmos调整管mpk的源极，误差放大器eak的输出分两路，一路经偏置电压vbk接pmos调整管mpk的栅极，另一路接nmos调整管mnk的栅极，nmos调整管mnk的源极接地。

片上电容ck-1和负载loadk-1接在voutk-1和voutk之间，片上电容cn和负载loadn接在voutn和gnd之间。

主ldo提供负载load0～loadn所需的电流，辅助ldok稳定voutk电压的同时，当负载电流不一致时产生从vddk流经mpk到voutk的isource电流或从voutk流经mnk到gnd的isink电流。

根据不同的需求，堆叠式ldo设置如下：

辅助ldo的个数根据输出电压个数需求变化，因此本发明中的堆叠式低压差线性稳压器可以包含一个主ldo和一个辅助ldo，也可以包含一个主ldo和多个辅助ldo。

主ldo的电源端vdd连接至外部供电端口，辅助ldok电路(k＝1,2…n)的电源端vddk连接方式有以下几种选择：

a.vddk与vdd连接，实现最小的mpk和mnk尺寸设计和最佳的动态响应特性；

b.vddk分别与voutk-1连接，实现最佳的psr特性；

c.vddk与voutm-1(m＝1,2…k)连接,实现mpk和mnk面积、动态响应特性以及psr特性的折中。

主ldo的参考电压vref0和辅助ldok(k＝1,2…n)中的参考电压vrefk(k＝1,2…n)可以分别设计，以实现所需的voutk(k＝0,1,2…n)。voutk(k＝1,2…n)与voutk-1(k＝1,2…n)的差值，即相邻两个输出之间的电压差，也即负载k(k＝0,1,2…n)两端的电压差δvk(k＝0…n)可以是相同值，也可以是不同值，以实现堆叠式低压差线性稳压器多样化的输出电压配置。

片上电容ck(k＝0,1,2…n)容值大小可以是相同的，也可以是不同的。可以根据负载、稳定性、动态特性、psr特性的需求进行设计。

请参阅图2，辅助ldok电路(k＝1,2…n)具有三种工作模式，分别是source模式、sink模式以及neutral模式。

对于辅助ldok，当负载loadk所需电流ik大于负载loadk-1所需电流ik-1时，辅助ldok工作在source模式下，此时调整管mpk打开，mnk关闭，产生电流isource-k从vddk流经mpk到voutk，为负载loadk提供额外的电流；

当负载loadk所需电流ik小于负载loadk-1所需电流ik-1时，辅助ldok工作在sink模式下，此时调整管mnk打开，mpk关闭，产生电流isink-k从voutk流经mnk到gnd，抽取流向负载loadk多余的电流；

当负载loadk所需电流ik等于负载loadk-1所需电流ik-1时，辅助ldok工作在neutral模式下，此时调整管mnk和mpk处于亚阈值区，辅助ldok不产生额外的电流isource-k或isink-k。

主ldo中mp0的尺寸需要满足负载loadk(k＝0,1,2…n)所需的最大电流。辅助ldok(k＝1,2…n)中mpk(k＝1,2…n)和mnk(k＝1,2…n)的尺寸根据负载loadk(k＝1,2…n)之间的不匹配情况设计，其产生的isource-k和isink-k需要满足最大不匹配情况。即source模式下，isource-k≥ik-ik-1；sink模式下，isink-k≥ik-1-ik。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明已被用于一款高效率全集成堆叠式两输出低压差线性稳压器的设计。该设计中n＝1，其中包含主ldo和一个辅助ldo1。其供电电压vdd＝3.3v，辅助ldo1的电源端vdd1接vout0以实现vout1最佳的psr特性。

vout0＝3.2v，vout1可以在较宽范围内变化以满足不同的堆叠式负载需求。最大负载电流为50ma，辅助ldo1的source、sink模式最大电流为10ma。

请参阅图3、4和5，分别是vout1＝0.8v，1.6v，2.4v时，两个输出端发生负载跳变的瞬态波形。当负载电流在45ma与55ma之间跳变时，两个输出端均可快速稳定。辅助ldo1在跳变过程中在三种模式下切换，快速调整vout1的电压和电流。

图6是vout1端口的psr特性，由于该设计中vdd1与vout0连接，表现出几乎两倍于传统ldo的低频psr特性。该设计的ldo不考虑其他损耗时的效率为3.2v/3.3v≈97％，解决了传统ldo结构由于自身的输入、输出压差大带来的效率低下问题。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。