本发明涉及了一种高输出电流产品的中测方案,是针对高输出电流产品中测时电流过大容易引起探针损坏或测试精度低的解决方案。
背景技术:
集成电路流片完成后,为了检验芯片的成品率,一般均会对芯片进行晶圆级测试,然而中测探针一般仅能通过较小的持续电流,当遇到高输出电流的情况时,即会造成探针损坏,无法进行中测情形,或者电流过大时引入较大的长线干扰和寄生压降,引起测试精度不准的情况。
技术实现要素:
为解决上述问题,本发明介绍了一种高输出电流产品中测时电流过大容易引起探针损坏或测试精度低的解决方案,其将实际限流值在原有的基础上减小至一定比例进行中测,避免了电流过大损坏探针和精度不高的问题。
本发明解决上述问题的技术方案包含以下模块:
ven与vin比较模块、电流比较模块、电流采样模块。其中ven与vin比较模块用于给出中测指示信号,控制电流比较模块用于比较的采样电流使用实际输出电流还是较小的输出电流;电流比较模块用于将电流采样模块产生的采样电流与基准电流进行比较,输出反馈给功率管,控制输出电流基本恒定的作用;电流采样模块用于将输出电流通过电流镜像作用转换成较小的电流值,用于和基准电流的比较。
附图说明
图1为ven与vin比较模块示意图;
图2为电流比较模块示意图;
图3为电流采样模块示意图;
图4为输出高电流中测方案示意图;
图5为仿真波形图。
具体实施方式
为了让本发明的上述技术内容、特征和优点更加通俗易懂,下面将对本发明作进一步的详细说明。
图1为ven与vin比较模块,由第一pmos管pm1、第一nmos管nm1、第一缓冲器buf1组成。第一pmos管pm1的栅连接第一nmos管nm1的栅,并同时接到电源in上,第一pmos管pm1的源连接使能输入en,第一nmos管nm1的源接地,第一pmos管pm1的漏连接第一nmos管nm1的漏,并同时连接第一缓冲器buf1的输入端,输出y1用来控制电流比较模块用于比较的采样电流使用实际限流值大小和中测限流值大小。
图2为电流比较模块,由第二pmos管pm2、第三pmos管pm3、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第五nmos管nm5组成。第二pmos管pm2栅连接外部基准模块的输出基准电压,此时idpm2为基准电流,第二pmos管pm2的源接电源,漏接第二nmos管nm2的漏;第二nmos管nm2的源接地,栅与第四nmos管nm4的栅,第五nmos管nm5的栅和漏相连,并连接电流采样模块提供的采样电流,镜像至第四nmos管nm4和第五nmos管nm5,此处采样电流与idpm2为基准电流比较,比较后结果输出连接到第三pmos管pm3的栅,用来控制vdpm3的大小并输出y2反馈至电流采样模块。第三nmos管nm3的栅连接ven与vin比较模块第一缓冲器buf1的输出端,接收ven与vin比较模块给出的指示,漏与第二pmos管pm2的漏、第二nmos管nm2的漏、第三pmos管pm3的漏相连,选择与基准电流idpm2比较的采样电流为idnm2还是idnm2与idnm4的和,通过调整第四nmos管nm4宽长比与第二nmos管nm2宽长比的比例,就可以调整输出电流的值,本发明第四nmos管nm4宽长比与第二nmos管nm2宽长比的比例为3。第三nmos管nm3的源连接第四nmos管nm4的漏,第四nmos管nm4的源和第五nmos管nm5的源接地。
图3为电流采样模块,由第四pmos管pm4,第五pmos管pm5,第六pmos管pm6,第一运算放大器op1组成。其中第四pmos管pm4为功率管,第五pmos管pm5为采样管,功率管pm4和采样管pm5的栅与电流比较模块的第三pmos管pm3的漏相连,用于接收电流比较模块的输出反馈信号,调整输出电流iout,功率管pm4和采样管pm5的源接电源,功率管pm4的漏连接输出端口out和第一运算放大器op1的负向输入端,采样管pm5的漏连接第一运算放大器op1的正向输入端和第六pmos管pm6的源,第一运算放大器op1的输出连接第六pmos管pm6的栅,控制第六pmos管pm6并反馈给采样管pm5,即当vdpm5>vout时,第一运算放大器op1的输出为正,控制第六pmos管pm6栅电压增大,第六pmos管pm6不容易导通,使得采样管pm5的vdpm5降低,形成负反馈,最终使得vdpm5=vout,即通过调整采样管pm5和功率管pm4的宽长比,采样管pm5可以按照一定的比例比较精准的采样功率管pm4的输出电流,输出y3传送给电流比较模块的第五nmos管nm5。以完成整个电流采样、电流比较和电压比较并控制输出电流的整个过程。
图4为输出高电流中测方案,可以看出电流采样模块通过负反馈完成采样管与功率管的匹配,形成采样电流,该采样电流通过电流镜镜像与外部电流提供的基准电压偏执的基准电流进行比较,输出反馈给功率管,整体形成负反馈,使得输出电流基本恒定,需要中测时,有意的将en电压抬高,使得pm1管导通,经过buf的整流输出高电压给开关管nm3,使得nm3导通,此时调整nm4与nm2的宽长比
图5为仿真波形图,vin加5v电压,将ven从5v电压增加到5v+vthpm1以上时,输出电流会变为原来的1/(n+1)输出。
本发明提供的具有一种高输出电流产品中测时电流过大容易引起探针损坏或测试精度低的解决方案,优越性在于:该保护方案可以在中测时在不影响器件本身高输出电流的情况下按照比例调整输出电流,并达到测试精确的目的。
本发明的内容、优势以及工作方法已揭示如上,然而前面叙述的本发明仅仅简要地或只涉及本发明的特定部分,本发明的特征可能比在此公开的内容涉及的更多。因此,本发明的保护范围应不限于实施例所揭示的内容,而应该包括在不同部分中所体现的所有内容的组合,以及各种不背离本发明的替换和修饰,并为本发明的权利要求书所涵盖。