一种应用于无源定位的时差提取器的制作方法

本实用新型涉及一种时差提取器，尤其涉及一种应用于无源定位的时差提取器。

背景技术：

近年来民用无人机行业得到快速发展，但是如何对其飞行、生产和销售等环节实施有效监管，面临这严峻的挑战；就我国而言，民用无人机监管起步晚、法规体系不完善，导致民用无人机“黑飞”现象频发，已经对公共安全和国家安全造成严重威胁，尤其是在禁止无人机飞行的领域，如机场附近。黑飞的非合作型无人机一般为“低、小、慢”目标，对其进行快速、准确地探测和识别时进行无人机反制的基础和前提。

在对黑飞的无人机进行监管时需要对无人机进行定位，目前通过无源定位的方法来实现对无人机定位的过程中，需要实时计算接收到的无人机时差信号以为无源定位提供定位依据，而如何完成对无人机时差信号的提取是需要解决的问题。

技术实现要素：

本实用新型的目的在于克服现有技术的不足，提供一种应用于无源定位的时差提取器，能够实现实时对无人机时差信号的提取。

本实用新型的目的是通过以下技术方案来实现的：一种应用于无源定位的时差提取器，包括fpga，所述fpga包括fft数字电路、互功率谱模块和峰值检测模块；所述fft数字电路的信号输出端与所述互功率谱模块的信号输入端连接，所述互功率谱模块的信号输出端与所述峰值检测模块的信号输出端连接。

所述时差提取器还包括信号输入接口电路、信号输出接口电路和模数转换模块；所述信号输入接口电路连接到所述模数转换模块的信号输入端；所述模数转换模块的信号输出与所述信号输出接口电路的信号输入端连接；所述信号输出接口电路与所述fft数字电路的信号输入端连接。

所述信号输入接口电路包括两路差分对信号输入电路；所述差分对信号输入电路包括teipex接口和tcm1-63ax芯片；所述teipex接口的第1引脚与tcm1-63ax芯片的第0引脚连接；所述tcm1-63ax芯片的第2和第3引脚分别连接一电容，输出差分对信号。

所述信号输出接口电路包括fmc接口板，所述fmc接口板的外围连接有上拉和下拉电阻，以调节信号输出引脚的高低电平。

所述模数转换模块包括一ad9361芯片，tcm1-63ax芯片u1的第2和第3引脚与所述ad9361芯片的a1和a2引脚连接；tcm1-63ax芯片u2的第2和第3引脚与所述ad9361芯片的m1和m2引脚连接。

所述ad9361芯片输出的差分信号由引脚rx_d[5:0]_p和rx_d[5:0]_n输出并连接到所述fmc接口板的引脚rx_d[5:0]_p和rx_d[5:0]_n。

所述fmc接口板的第22引脚输出为高电平时与所述fft数字电路的iin[15:0]引脚连接，将高六位差分信号传输到fft数字电路中；所述fmc接口板的第22引脚输出为低电平时与所述fft数字电路的qin[150]引脚连接，将低六位差分信号传输到fft数字电路中。

所述fft数字电路包括地址控制单元、ram存储单元和蝶形运算单元；所述fmc接口板的输出信号输入到所述地址控制单元，地址控制单元与所述ram存储单元和所述蝶形运算单元连接，所述蝶形运算单元与所述ram存储单元连接，将每一次循环运算的蝶形数据进行存储。

所述fft数字电路通过引脚iout[17:0]与所述互功率谱模块的dataa_0[17:0]和dataa_1[17:0]连接，实现两路i信号的输入，通过引脚qout[17:0]与所述互功率谱模块的datab_0[17:0]和datab_1[17:0]连接，实现两路q信号的输入。

所述互功率谱模块通过引脚result[31:0]输出互功率谱数据到所述峰值检测模块的data_input[31:0]引脚，实现时差值的获取。

本实用新型的有益效果是：一种应用于无源定位的时差提取器，采用ad9361与fmc接口相结合，实现了信号的高速串联，工作频率达到500mhz，有利于对接收信号的实时处理；通过对fft变换数字电路的设计，采用基于2次方的蝶形级数运算结构，缩短了运算时间，提高了运算效率。

附图说明

图1为时差提取器的原理图；

图2为信号输入接口电路图；

图3为ad9361芯片引脚接口图；

图4为信号输出接口电路图；

图5为fft数字电路的引脚接口图；

图6为fft数字电路的内部电路图；

图7为双口blockram存储器引脚接口图；

图8为互功率谱元器件引脚接口图；

图9为峰值检测模块引脚接口图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要说明的是，术语“上”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。

如图1所示，一种应用于无源定位的时差提取器，包括fpga，所述fpga包括fft数字电路、互功率谱模块和峰值检测模块；所述fft数字电路的信号输出端与所述互功率谱模块的信号输入端连接，所述互功率谱模块的信号输出端与所述峰值检测模块的信号输出端连接。

进一步地，在互功率谱模块中，将输入端的信号进行卷积运算，即对两路信号进行相对移位操作，再通过乘法器，把每一次的乘法结果缓存起来，最后进行傅里叶逆变换，在输出端输出时域信号。在峰值检测模块中，对输入端的信号做比值运算，找到最大值，和最大值对应的自变量，最后在输出端输出自变量信号。

进一步地，时差提取器还包括信号输入接口电路、信号输出接口电路和模数转换模块；所述信号输入接口电路连接到所述模数转换模块的信号输入端；所述模数转换模块的信号输出与所述信号输出接口电路的信号输入端连接；所述信号输出接口电路与所述fft数字电路的信号输入端连接。

所述信号输入接口电路包括两路差分对信号输入电路；所述差分对信号输入电路包括teipex接口和tcm1-63ax芯片；所述teipex接口的第1引脚与tcm1-63ax芯片的第0引脚连接；所述tcm1-63ax芯片的第2和第3引脚分别连接一电容，输出差分对信号。

进一步地，如图2所示，信号输入接口电路的目的是完成信号的单端转差分或差分转单端，做到emc干扰隔离；teipex接口的第2和第3引脚接地，tcm1-63ax芯片的第1、第4和第5引脚接地；芯片u1的第2和第3引脚分别连接电容c1和电容c2，芯片u2的第2和第3引脚分别连接电容c3和电容c4，实现两路差分对信号的输出。

所述信号输出接口电路包括fmc接口板，所述fmc接口板的外围连接有上拉和下拉电阻，以调节信号输出引脚的高低电平。

所述模数转换模块包括一ad9361芯片，tcm1-63ax芯片u1的第2和第3引脚与所述ad9361芯片的a1和a2引脚连接；tcm1-63ax芯片u2的第2和第3引脚与所述ad9361芯片的m1和m2引脚连接。

所述ad9361芯片输出的差分信号由引脚rx_d[5:0]_p和rx_d[5:0]_n输出并连接到所述fmc接口板的引脚rx_d[5:0]_p和rx_d[5:0]_n。

进一步地，如图3所示，ad9361芯片的工作频率范围为70mhz至6ghz，自带有两个独立的直接变频接触器，拥有良好的噪声系数和线性度，每个接收(rx)子系统都拥有独立的自动增益控制(agc)、直流失调校正、正交校正和数字滤波功能，从而不用在数字基带中提供这些功能电路，简化了整体电路的复杂度；同时ad9361芯片每个通道搭载两个高动态范围adc，引脚a1/a2和m1/m2分别将接收到的rx1a_n/rx1a_p和rx2a_n/rx2a_p差分信号进行数字化处理，结果以相应的采样率生成12位输出信号。

进一步地，如图4所示，fmc接口板的外围连接的上拉和下拉电阻均为10kω，数据传输时，在ad9361芯片的lvds(低电压差分信号)时序逻辑输出模式下，当rx_frame引脚为高电平时输出iin[11:6]和qin[11:6]的高6位差分信号，当rx_frame为低电平时输出iin[5:0]和qin[5:0]的低6位差分信号。此fmc接口通过对fpga的可配置i/o引脚的管脚约束，实现与ad9361的直接相连，引脚的传输速率可达2gbps。

所述fmc接口板的第22引脚输出为高电平时与所述fft数字电路的iin[15:0]引脚连接，将高六位差分信号传输到fft数字电路中；所述fmc接口板的第22引脚输出为低电平时与所述fft数字电路的qin[150]引脚连接，将低六位差分信号传输到fft数字电路中。

所述fft数字电路包括地址控制单元、ram存储单元和蝶形运算cfft4单元；所述fmc接口板的输出信号输入到所述地址控制单元，地址控制单元与所述ram存储单元和所述蝶形运算单元连接，所述蝶形运算单元与所述ram存储单元连接，将每一次循环运算的蝶形数据进行存储。

进一步地，如图5和图6所示，数据从iin[15:0]和qin[15:0]引脚传到fft数字电路，通过把采样得到的数据进行fft变换得到频域的i/q信号；fft数字电路还包括用于产生旋转因子实部的rofactor单元和虚部的mulfactor单元，以及重新计算旋转因子的qlimit和ilimit单元。

由于在fft变换时，需要对信号进行移位的操作，就是对应在频域内进行旋转。rofactor单元mulfactor单元共同组成的因子实现频域旋转。在下一次进行频域旋转时，需要qlimit和ilimit单元重新计算旋转因子。

如图7所示，在做fft变换时，首先需要通过地址控制单元对输入的数据做二进制得到倒序运算，数据由引脚iin[15:0]和qin[15:0]输入，并由wdatai[15:0]和wdataq[15:0]引脚输出二进制倒序数据；输出数据传送到双口的blockram进行存储，之后每一次循环运算的蝶形数据都存储在里面。地址控制单元的引脚wdatai[15:0]输出i数据到blockram:iram中的dia[15:0]引脚，引脚wdataq[15:0]输出q数据到blockram:qram中的dia[15:0]引脚；数据有引脚dob[15:0]输出传输到蝶形运算cfft4单元的i[15:0]和q[15:0]引脚进行fft蝶形运算，最后数据由引脚iout[17:0]和qout[17:0]输出。

所述fft数字电路通过引脚iout[17:0]与所述互功率谱模块的dataa_0[17:0]和dataa_1[17:0]连接，实现两路i信号的输入，通过引脚qout[17:0]与所述互功率谱模块的datab_0[17:0]和datab_1[17:0]连接，实现两路q信号的输入。

如图8所示，经过fft变换后，通过互功率谱元器件mult_add:u4将两路i/q信号进行共轭相乘，得到此帧数据的互功率谱。

所述互功率谱模块通过引脚result[31:0]输出互功率谱数据到所述峰值检测模块的data_input[31:0]引脚，实现时差值的获取。

如图9所示，峰值检测模块从互功率谱元器件的引脚data_input[31:0]读入互功率谱数据，引脚peak[1024]输出互功率数据的最大值，引脚cnt[1024]输出最大值对应的位置，delay[1024]为最大值对应的时差，此时就能获取到所需要的时差值。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。