用于浮动负电压域的稳压器及芯片的制作方法

1.本发明是关于稳压器领域，特别是关于一种用于浮动负电压域的稳压器及芯片。


背景技术：

2.稳压器(regulator)是模拟芯片中常用的电路结构之一。当芯片外部电源vdd变化幅度过大或电压过高，会影响芯片内部电路的性能；现在主流的模拟电路使用的cmos器件，标准工作电压都在5v左右，若工作电压太高，则会影响芯片可靠性甚至损坏内部器件。因此，芯片常常会在内部集成一个稳压器电路，来为芯片的内部电路提供一个相对稳定的安全工作电压vcc。
3.如图1所示，现有技术中一个方案是在芯片内部集成一个低压差线性稳压器ldo，将芯片的外部输入电压转化为一个相对稳定的内部电压。该种方案由于内部引入了运放，其电路复杂度会更高，同时由于引入了运放的反馈环路，当电路内部电压发生突变时，其响应速度受到环路的带宽限制。
4.如图2所示，现有技术中另一个方案是利用栅极被齐纳二极管钳位的耐压nmos管做为源极跟随器。这种方案的劣势之一在于，得到的电压vcc受工艺corner的偏差影响较大，不同批次生产出的芯片，内部电压vcc的值可能会出现过高或过低的情况。另外，由于齐纳二极管的钳位作用，当其需要工作在负压的浮动电压域时，会将芯片的psub电位拉负，从而出现巨大漏电烧毁芯片。因此，用传统的齐纳二极管钳位的源极跟随器得到的稳压器无法处理负压浮动域的应用情况。部分稳压器需要工作在浮动电压域，例如，vdd与vss的压差为20v，但vdd＝100v，vss＝80v，均不为0v。该浮动电压域也可能为负电压域，例如，vdd＝10v，vss＝-10v。尽管该电压域是浮动的，但芯片的psub仍然会接到绝对地电压(0v)。因此，工作在浮动电压域中的传统的稳压器结构，往往都无法处理负电压域的情况。
5.图3为常规的齐纳二极管结构(假设其bv_zener＝6v)的示意图。其中anode端接图2中的vss，cathode端接图2中的v_bias点，即源极跟随器nmos的栅端。图3中的psub接绝对地0v，iso端根据不同的使用方法，可能会接到anode端，也可能会接到cathode端。若此时vss处于-10v的负电压域，则anode＝-10v，cathode＝-4v，不论iso端接anode端还是cathode端，nsink的电压均会小于0v，与接地的psub形成正偏的pn结，此时会有巨大的电流从psub流向iso端，带来芯片损坏的风险。该结构中，电压vcc＝bv_zener-v
gs
，v
gs
为源极跟随器的栅源极之间的电压，由于齐纳二极管的反偏击穿电压bv_zener受工艺影响较大，不同生产批次的芯片得到的vcc可能从3v分布至6v，使芯片性能差异较大。
6.公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。


技术实现要素：

7.本发明的目的在于提供一种用于浮动负电压域的稳压器及芯片，其能够工作于浮动负电压域且能够对因工艺偏差带来的性能影响进行补偿。
8.为实现上述目的，本发明的实施例提供了一种用于浮动负电压域的稳压器，包括钳位电路以及源极跟随器m0。
9.钳位电路连接于浮动电压域的第一电压vdd和第二电压vss之间，所述钳位电路包括多个串联的第一分压元件，根据外部电路产生的偏置电流i_bias，产生钳位电压v_bias；源极跟随器m0与所述钳位电压v_bias相连，用于输出电压vcc。
10.在本发明的一个或多个实施方式中，所述稳压器还包括工艺偏差补偿单元，用于调节所述钳位电压v_bias以控制所述电压vcc。
11.在本发明的一个或多个实施方式中，所述稳压器还包括工艺偏差补偿单元，用于调节控制所述第一分压元件以控制所述电压vcc的大小。
12.在本发明的一个或多个实施方式中，所述工艺偏差补偿单元包括：
13.采集电路，连接于所述浮动电压域的第一电压vdd和第二电压vss之间，通过镜像偏置电流i_bias产生镜像电流i_bias’，以产生采样电压vsense；
14.一个或多个比较器，将采样电压vsense与对应的基准电压进行比较，以产生对应的输出信号；以及
15.控制电路，连接所述输出信号，用于将所述第一分压元件短路或者将被短路的所述第一分压元件复原。
16.在本发明的一个或多个实施方式中，所述采集电路包括一个或相串联的多个第二分压元件，所述第二分压元件与所述第一分压元件为同种器件。
17.在本发明的一个或多个实施方式中，所述控制电路包括用于输出一个或多个控制信号的数字逻辑电路以及受所述控制信号控制进行断开或闭合的一个或多个控制开关。
18.在本发明的一个或多个实施方式中，所述第一分压元件为nmos管，所述nmos管的栅极和漏极短接且同时与另一个所述nmos管的源极相连。
19.在本发明的一个或多个实施方式中，所述所述电压vcc＝n*v
gso-v
gs1o
，其中，v
gso
为所述第一分压元件的栅极与源极之间的电压；n为所述第一分压元件的数量；v
gs1o
为所述源极跟随器m0的栅极与源极之间的电压。
20.在本发明的一个或多个实施方式中，所述第一分压元件为电阻。
21.在本发明的一个或多个实施方式中，所述电压vcc＝i_bias’*n*r0-v
gs10
，其中，r0为所述电阻的阻值，n为所述电阻的数量；v
gs1o
为所述源极跟随器m0的栅极与源极之间的电压。
22.本发明还提供了一种芯片，包括上述的稳压器。
23.与现有技术相比，根据本发明实施方式的用于浮动负电压域的稳压器，通过采用多个第一分压元件构成的钳位电路能够使得稳压器工作于浮动负电压域，并通过工艺偏差补偿单元对钳位电路进行工艺偏差补偿，使得源极跟随器能够输出所期望的稳定电压，防止带来芯片损坏的风险。
附图说明
24.图1是现有技术中一种稳压器电路的原理图；
25.图2是现有技术中另一种稳压器电路的原理图；
26.图3是常规的齐纳二极管的结构示意图；
27.图4是根据本发明一实施方式的用于浮动负电压域的稳压器的电路原理图；
28.图5是根据本发明另一实施方式的用于浮动负电压域的稳压器的电路原理图。
具体实施方式
29.下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
30.除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
31.实施例1
32.如图4所示，一种用于浮动负电压域的稳压器，包括钳位电路10、源极跟随器m0以及工艺偏差补偿单元20。
33.其中，钳位电路10连接于浮动电压域的第一电压vdd和第二电压vss之间，根据外部电路产生的偏置电流i_bias，产生钳位电压v_bias。需要注意的是，在本实施例中，第二电压vss能够是正电位(＞0v)、地电位(0v)或者负电位(小于0v)。当第二电压vss为负电位(小于0v)时，第一电压vdd和第二电压vss之间形成浮动负电压域。
34.具体的，钳位电路10包括多个串联的第一分压元件。本实施例中的第一分压元件为nmos管，分别为nmos管m1、nmos管m2～nmos管m7。nmos管均采用全隔离工艺，从而可以工作在浮动负电压域的同时保持psub电位与隔离环电压的反偏。每个nmos管的栅极和漏极均短接。其中，nmos管m1的栅极和漏极短接端与第一电压vdd连接；nmos管m1的源极与nmos管m2的栅极和漏极短接端相连；nmos管m2的源极与nmos管m3的栅极和漏极短接端相连。依次以上述连接方式，实现nmos管m1、nmos管m2～nmos管m7的串联。最后，nmos管m7的源极与第二电压vss连接。在其他实施方式中，第一分压元件的数量并不仅限于此，可以减少也可以增加。
35.另外，源极跟随器m0与钳位电压v_bias和浮动电压域的第一电压vdd相连，用于输出电压vcc。
36.具体的，本实施例中，源极跟随器m0的栅极用于与钳位电压v_bias相连，源极跟随器m0的栅极与nmos管m1的栅极和漏极短接端连接；源极跟随器m0的源极用于输出电压vcc；源极跟随器m0的漏极用于与浮动电压域的第一电压vdd连接。源极跟随器m0的栅极与浮动电压域的第二电压vss之间连接有电容c。
37.本实施例中，电压vcc＝n*v
gso-v
gs1o
，其中，v
gso
为第一分压元件的栅极与源极之间的电压；n为第一分压元件的数量；v
gs1o
为源极跟随器m0的栅极与源极之间的电压。
38.如图4所示，工艺偏差补偿单元20用于调节钳位电压v_bias以控制电压vcc。本实施例中，工艺偏差补偿单元20包括：采集电路21、一个或多个比较器以及控制电路。
39.采集电路21连接于浮动电压域的第一电压vdd和第二电压vss之间，通过镜像偏置电流i_bias产生镜像电流i_bias’，以产生采样电压vsense。
40.具体的，采集电路21包括一个或相串联的多个第二分压元件，第二分压元件与第一分压元件为同种器件。由于本实施例中的第一分压元件为nmos管，所以第二分压元件也为nmos管，且每个nmos管的栅极和漏极均短接，分别为nmos管m8、nmos管m9和nmos管m10。本
实施例中，nmos管m8的栅极和漏极短接端连接第一电压vdd；nmos管m8的源极连接nmos管m9的栅极和漏极短接端；nmos管m9的源极连接nmos管m10的栅极和漏极短接端；nmos管m10的源极连接第二电压vss。在其他实施方式中，第二分压元件的数量也并不仅限于此，可以减少也可以增加。
41.比较器将采样电压vsense与对应的基准电压进行比较，以产生对应的输出信号。比较器的数量可以根据需要进行选择，一个或者多个均可。本实施例中，采用了两个比较器comp1、comp2，两个比较器comp1、comp2的一输入端均连接nmos管m8的栅极和漏极短接端以获得采样电压vsense、另一输入端分别对应连接基准电压vref1、vref2。
42.控制电路连接输出信号，用于将第一分压元件短路或者将被短路的第一分压元件复原。
43.具体的，控制电路包括用于输出一个或多个控制信号的数字逻辑电路logic以及受对应的控制信号控制进行闭合的一个或多个控制开关。控制开关的数量与比较器的数量相对应。每个控制开关对应的与其中一个第一分压元件连接。
44.本实施例中，采用两个控制开关sw1、sw2，控制开关sw1的两端与nmos管m3的漏极和源极连接，控制开关sw2的两端与nmos管m4的漏极和源极连接。两个比较器comp1、comp2获取采样电压vsense后分别与设定好的基准电压vref1、vref2进行比较以输出两个输出信号。数字逻辑电路logic与两个比较器comp1、comp2的输出端连接从而接收两个输出信号。数字逻辑电路logic接收两个输出信号进行处理后输出两个控制信号signal1、signal2，从而分别对应控制两个控制开关sw1、sw2的断开或闭合。
45.在本实施例中，第一分压元件受工艺偏差影响时，会使得电压v
gso
变化较大。通过镜像电流i_bias’流过采集电路21，从而得到采样电压vsense。采样电压vsense的高低即可表征该批次芯片的工艺偏差。
46.当控制开关sw1或控制开关sw2闭合时，上述电压vcc表达式中的n减一；反之，断开时，上述电压vcc表达式中的n加一。当控制开关sw1和控制开关sw2均闭合时，上述电压vcc表达式中的n减二，断开时，上述电压vcc表达式中的n加二。通过此方式，当工艺偏差使得钳位电压v_bias偏高时，采样电压vsense与基准电压vref1、vref2的比较结果会使控制开关sw1或控制开关sw2闭合，从而降低电压vcc；反之，断开时，增加电压vcc。从而实现工艺偏差的补偿。
47.使用的比较器越多，采样的工艺偏差精度越高。例如，使用两个比较器，可以得到低、中、高三种结果，与之对应的两个控制开关有(off，off)、(off，on)、(on，on)三种组合；若使用更多的比较器，可以得到更多的数字逻辑组合。所以在其他实施例中，比较器和对应的控制开关的数量也并不局限与本实施例中所举的数量，可以相应增加或减少；单个控制开关控制的第一分压元件的数量也并不局限于一个。
48.实施例2
49.如图5所示，本实施例和实施例1的区别在于，第一分压元件选择了电阻，分别为电阻r4、r5、r6～r10。第二分压元件与第一分压元件为同种器件，所以也同样为电阻，分别为电阻r1、r2和r3。需要说明的是，在其他实施方式中，第一分压元件和第二分压元件的数量并不受限制，数量可以减少也可以增加。
50.本实施例中，电压vcc＝i_bias’*n*r
0-v
gs10
，其中，电阻r4、r5、r6～r10的阻值相同
且均为r0，n为电阻的数量；v
gs1o
为源极跟随器m0的栅极与源极之间的电压。第一分压元件的阻值也容易受工艺偏差影响，从而采用实施例1中的原理对工艺偏差进行补偿。
51.实施例3
52.本实施例还提供了一种芯片，包括实施例1或者实施例2中的稳压器。
53.前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。