射频信号的控制方法、装置、可编程器件和存储介质与流程

1.本公开涉及信号处理技术领域，特别是涉及一种射频信号的控制方法、装置、可编程器件和存储介质。


背景技术：

2.射频源可用于超外差式本振频率切换等应用，可为频谱分析、射频领域分析等提供技术基础。现有技术中，通常射频源扫频的控制方法包括：由cpu接收并识别触发信号后，依据扫频策略生成控制指令并下发控制指令，或按照预设的扫频规则下发控制指令，将控制指令传输至射频源。然而，这种方式中由于cpu在识别触发信号的时候存在延迟，并且，cpu将控制指令发射至射频源的时候也存在延迟，以及进程切换等限制条件，导致射频源扫频输出时射频信号的起始时间以及驻留不够精确。


技术实现要素：

3.基于此，有必要针对上述技术问题，提供一种能够精确控制频点的输出及驻留时间的射频源扫频的控制方法、装置、可编程器件和存储介质。
4.第一方面，本公开实施例提供了一种射频信号的控制方法。所述方法应用于可编程器件，包括：
5.接收射频信号的触发指令；
6.响应于所述触发指令，从存储器获取所述射频信号频点的控制指令，其中，所述控制指令包括频点的链路参数及驻留时间；
7.将所述控制指令发送至对应的射频链路。
8.在其中一个实施例中，所述控制指令的生成方式包括：
9.利用中央处理器获取射频信号频点的扫频参数；
10.根据扫频参数与控制指令的关联关系，确定所述扫频参数对应的控制指令；
11.将所述控制指令存储至存储器。
12.在其中一个实施例中，所述存储器的存储空间被设置为可扩展。
13.在其中一个实施例中，所述将所述控制指令发送至对应的射频链路，包括：
14.接收由反馈环路发送的射频链路的稳定时间，所述稳定时间与射频链路的硬件参数相关；
15.根据所述射频链路的稳定时间，调整与所述射频链路相对应的控制指令中的驻留时间；
16.在切换到所述射频链路时，将调整后的控制指令发送至所述射频链路。
17.在其中一个实施例中，所述将所述控制指令发送至对应的射频链路，包括：
18.将所述控制指令发送至对应的射频链路；
19.在所述射频链路发送的射频信号的时间等于所述控制指令中的驻留时间时，发送下一个控制指令至对应的射频链路。
20.在其中一个实施例中，所述发送下一个控制指令至对应的射频链路，包括：
21.在所述控制指令为所述触发指令对应的最后一个控制指令的情况下，结束输出。
22.第二方面，本公开实施例还提供了一种射频信号的控制装置。所述装置包括：
23.接收模块，用于接收射频信号的触发指令；
24.获取模块，用于响应于所述触发指令，从存储器获取所述射频信号频点的控制指令，其中，所述控制指令包括频点的链路参数及驻留时间；
25.发送模块，用于将所述控制指令发送至对应的射频链路。
26.在其中一个实施例中，所述控制指令的生成模块包括：
27.获取模块，用于利用中央处理器获取射频信号频点的扫频参数；
28.确定模块，用于根据扫频参数与控制指令的关联关系，确定所述扫频参数对应的控制指令；
29.存储模块，用于将所述控制指令存储至存储器。
30.在其中一个实施例中，所述存储器的存储空间被设置为可扩展。
31.在其中一个实施例中，所述发送模块，包括：
32.接收模块，用于接收由反馈环路发送的射频链路的稳定时间，所述稳定时间与射频链路的硬件参数相关；
33.调整模块，用于根据所述射频链路的稳定时间，调整与所述射频链路相对应的控制指令中的驻留时间；
34.输出模块，用于在切换到所述射频链路时，将调整后的控制指令发送至所述射频链路。
35.在其中一个实施例中，所述发送模块，包括：
36.第一发送子单元，用于将所述控制指令发送至对应的射频链路；
37.第二发送子模块，用于在所述射频链路发送的射频信号的时间等于所述控制指令中的驻留时间时，发送下一个控制指令至对应的射频链路。
38.在其中一个实施例中，所述发送模块，包括：
39.结束模块，用于在所述控制指令为所述触发指令对应的最后一个控制指令的情况下，结束输出。
40.第三方面，本公开实施例还提供了一种可编程器件。所述可编程器件包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现本公开实施例中任一项所述的射频信号的控制方法的步骤。
41.第四方面，本公开实施例还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现本公开实施例中任一项所述的射频信号的控制方法的步骤。
42.第五方面，本公开实施例还提供了一种计算机程序产品。所述计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现本公开实施例中任一项所述的射频信号的控制方法的步骤。
43.本公开实施例，接收射频信号的触发指令，并从存储器中获取所述射频信号频点的控制指令，将所述控制指令发送至射频链路，射频链路输出射频信号，本公开实施例，通过预先将控制指令存储在存储器中，执行时，直接从存储器中获取控制指令，并进行下发，
利用可编程器件的高精度时钟的特性，提高了触发信号的响应速度，降低了指令下发的时间的延迟，从而实现了扫频时射频信号频点驻留时间的的精确控制。
附图说明
44.图1为一个实施例中射频信号的控制方法的流程示意图；
45.图2为一个实施例中射频信号的控制方法的流程示意图；
46.图3为一个实施例中射频信号的控制装置的结构框图；
47.图4为一个实施例中射频信号的控制系统的结构示意图。
具体实施方式
48.为了使本公开实施例的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本公开实施例进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本公开实施例，并不用于限定本公开实施例。
49.在一个实施例中，如图1所示，提供了一种射频信号的控制方法，本实施例以该方法应用于可编程器件进行举例说明。本实施例中，该方法包括以下步骤：
50.步骤s101，接收射频信号的触发指令；
51.本实施例可应用于可编程器件，可编程器件可以包括但不限于fpga芯片。同时，为了提高响应触发信号以及扫频时的驻留时间的精确度，所采用的可编程器件通常为高时钟精度的可编程器件。其中，fpga(field programmable gate array)是在pal、gal等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
52.本公开实施例中，当需要射频源开始工作发射射频信号进行扫频时，首先需要获取触发指令，通常接收到触发指令后，控制系统及射频源开始工作发射射频信号。其中，触发指令中通常包括但不限于扫频种类等信息，射频信号就是经过调制的，拥有一定发射频率的电波。
53.步骤s102，响应于所述触发指令，从存储器获取所述射频信号频点的控制指令，其中，所述控制指令包括频点的链路参数及驻留时间；
54.本公开实施例中，接收到触发指令后，根据触发指令中包含的信息获取所述触发指令对应的射频信号频点的控制指令。其中，存储器中存储有控制指令，在获取控制指令时，直接从存储器中获取对应的控制指令。在执行扫频操作时，一次扫频通常对应有多个不同的频点，频点是给固定频率的编号。控制指令与扫频时的频点相对应，因此一个触发指令通常对应有多个控制指令。控制指令通常包括频点的链路参数以及驻留时间，其中，链路参数的不同决定了频点的不同，因此控制指令中的链路参数用于控制射频源发送的射频信号的频点，驻留时间用于确定射频源发送的射频信号的频点对应的停留时间。在一个示例中，可以由中央处理器确定与扫频参数对应的控制指令；也可以由可编程器件根据扫频参数确定对应的控制指令。
55.步骤s103，将所述控制指令发送至对应的射频链路。
56.本公开实施例中，在获取到触发指令对应的控制指令之后，根据控制指令中的链路参数将控制指令下发至对应的射频链路，射频链路接收到对应的控制指令后发送射频信
号，实现扫频的功能。
57.本公开实施例，接收射频信号的触发指令，并从存储器中获取所述射频信号频点的控制指令，将所述控制指令发送至射频链路，射频链路输出射频信号，本公开实施例，通过预先将控制指令存储在存储器中，执行时，直接从存储器中获取控制指令，并进行下发，利用可编程器件的高精度时钟的特性，提高了触发信号的响应速度，降低了指令下发的时间的延迟，从而实现了扫频时射频信号频点驻留时间的的精确控制。
58.在一个实施例中，所述控制指令的生成方式包括：
59.利用中央处理器获取射频信号频点的扫频参数；
60.根据扫频参数与控制指令的关联关系，确定所述扫频参数对应的控制指令；
61.将所述控制指令存储至存储器。
62.本公开实施例中，获取外部输入的射频信号的频点的扫频参数，通常情况下，不同的扫频参数会对应有不同的多个频点以及驻留时间。按照扫频参数对应的频点以及驻留时间确定控制指令，其中控制指令中通常包括频点对应的链路参数以及驻留时间。所述扫频参数对应的控制指令全部确定完成后，将控制指令存储到存储器中，其中，在存储的过程中，通常还会存储控制指令对应的扫频参数。
63.本公开实施例，在射频源执行扫频输出之前，先获取扫频参数，并将扫频参数对应的控制指令存储至存储器中，从而能够通过cpu快速生成频率控制指令，采用高速接口协议将控制指令下发至可编程器件，可编程器件将控制指令缓存至存储区，提高了控制指令生成的效率；在接收到触发指令后，直接从存储器中获取对应的控制指令，无需实时生成指令，大大降低了延迟，提高了射频信号发送及驻留的精确性。
64.在一个实施例中，所述存储器的存储空间被设置为可扩展。
65.本公开实施例中，用于存储控制指令的存储空间是可扩展的，当需要存储的控制指令需要占用较大的空间时，可以根据具体应用场景对存储器的存储空间进行扩展。在一个示例中，存储器可以设置为可编程器件中的一部分存储空间，也可以设置为与可编辑器件电性连接的独立的存储单元。
66.本公开实施例，存储控制指令的存储器的存储空间被设置为可扩展，因此能够根据实际应用场景对存储器的存储空间进行扩展，从而实现了控制指令的存储，进一步降低了延迟。
67.在一个实施例中，所述将所述控制指令发送至对应的射频链路，包括：
68.接收由反馈环路发送的射频链路的稳定时间，所述稳定时间与射频链路的硬件参数相关；
69.根据所述射频链路的稳定时间，调整与所述射频链路相对应的控制指令中的驻留时间；
70.在切换到所述射频链路时，将调整后的控制指令发送至所述射频链路。
71.本公开实施例中，在射频链路接收到控制指令发送射频信号时，需要一定的响应或稳定时间才能保证稳定输出，因此还设置有反馈环路。反馈环路获取射频源输出的射频信号，并根据采集到的射频信号确定输出的射频信号对应的硬件参数，进而得到输出该射频信号的射频链路的稳定时间。在一个示例中，还会得到输出该射频信号的延迟时间。根据反馈环路发送的射频链路的稳定时间，调整控制指令中与该射频链路相对应的控制指令中
的驻留时间。其中，对驻留时间的调整包括但不限于将控制指令中的驻留时间加上稳定时间，从而实现提前一段时间下发控制指令，减少链路稳定时间对驻留时间造成的影响，实现驻留时间的精确控制。在一个示例中，还会根据实际场景对控制指令中的链路参数进行调节，其中，对链路参数的调节包括但不限于对硬件的选择以及对链路中硬件参数的修改。在需要切换到该射频链路时，将调整后的控制指令输出至射频链路。射频链路接收到控制指令后输出射频信号。
72.本公开实施例，通过设置反馈环路获取射频链路输出射频信号时的稳定时间和延迟时间，对控制指令中的驻留时间参数信息进行调整，下发调整后的控制指令，从而能够减少射频链路稳定时间和延迟时间对信号输出时间精确度的影响，提高了扫频时信号输出和驻留时间的精确性。
73.在一个实施例中，所述将所述控制指令发送至对应的射频链路，包括：
74.将所述控制指令发送至对应的射频链路；
75.在所述射频链路发送的射频信号的时间等于所述控制指令中的驻留时间时，发送下一个控制指令至对应的射频链路。
76.本公开实施例中，在进行控制指令的下发时，是根据触发指令对应的频点的控制指令进行逐个下发的。在下发一个控制指令后，会判断射频信号的驻留时间和控制指令中的驻留时间，当发送的射频信号的驻留时间小于控制指令中的驻留时间时，继续进行射频信号的输出；当发送的射频信号的驻留时间等于控制指令的驻留时间时，发送下一个控制指令至下一个控制指令对应的射频链路，进行下一个频点的信号的输出。
77.本公开实施例中，在判断实际驻留时间等于控制指令中的驻留时间的情况下，下发下一个控制指令进行下一个频点信号的输出，从而能够精确控制扫频时每一个频点的驻留时间。
78.在一个实施例中，所述发送下一个控制指令至对应的射频链路，包括：
79.在所述控制指令为所述触发指令对应的最后一个控制指令的情况下，结束输出。
80.本公开实施例中，在进行控制指令的下发时，当下发的控制指令为触发指令对应的最后一个控制指令时，结束输出。
81.本公开实施例，能够在控制指令全部下发完成后，结束输出。
82.图2是根据一示例性实施例示出的一种射频信号的控制方法的流程示意图，参考图2所示，处理器首先获取扫频参数，根据扫频参数生成扫频控制字，并将扫频控制字发送至可编程器件。可编程器件将扫频控制字缓存至存储空间。在接收到外界的触发信号后，可编程器件从存储空间中获取与所述触发信号相匹配的控制字并下发至射频链路，射频链路执行频率输出。在射频链路执行频率输出时，可编辑器件判断对应的射频信号的停留时间是否满足控制字中的驻留时间，是的话执行下一组控制字的下发，否的话继续执行频率输出。当完成触发信号对应的最后一组频点的频率输出之后，结束扫频操作。同时，还设置有反馈环路，根据输出的射频信号确定输出的射频信号对应的硬件参数，反馈至可编程器件，可编程器件对根据反馈回来的信号对控制字进行调整。
83.本公开实施例中，通过cpu快速生成频率控制字，采用高速接口协议将控制字下发至fpga端，fpga端实时将控制字缓存至片外存储器中，片外存储空间可依据扫频点数需求进行扩展，此时已经完成扫频输出的全部准备工作。待fpga敏感到有效触发信号时，进行逐
点控制字下发，完成单频点输出，由此可保证控制字生成时间和控制字传输时延不影响单频点的驻留时间控制。同时在进行驻留时间计算时采用fpga进行，稳定的时钟特性和并行处理的技术基础可保证驻留时间精确可控。rf链路的稳定时间与射频器件的选型相关，同时射频硬件的状态可通过反馈环路进行实时监测，监测结果由fpga采集，fpga在内部算法中可依据具体策略及硬件特征参数进行驻留时间的微调，即可保证在频率切换时提前一定的rf稳定时间进行控制字下发，不仅可保证驻留时间精确可控，还有助于提高系统的工作效率。
84.应该理解的是，虽然附图中的流程图的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
85.基于同样的发明构思，本公开实施例还提供了一种用于实现上述所涉及的射频信号的控制方法的射频信号的控制装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个射频信号的控制装置实施例中的具体限定可以参见上文中对于射频信号的控制方法的限定，在此不再赘述。
86.在一个实施例中，如图3所示，提供了一种射频信号的控制装置。所述装置包括：
87.接收模块，用于接收射频信号的触发指令；
88.获取模块，用于响应于所述触发指令，从存储器获取所述射频信号频点的控制指令，其中，所述控制指令包括频点的链路参数及驻留时间；
89.发送模块，用于将所述控制指令发送至对应的射频链路。
90.上述射频信号的控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
91.图4是根据一示例性实施例示出的一种射频信号的控制系统的结构示意图，参考图4所示，cpu接受输入的扫频策略，生成对应的控制字传输至fpga芯片，fpga芯片将控制字缓存至缓存区。接收到外部的触发输入之后，fpga将控制字下发至rf链路(射频链路)，rf链路输出射频信号，同时，反馈环路对输出信号进行监测，将监测结果返回至fpga，fpga根据监测结果对控制字进行调节，进一步提高信号输出和驻留时时间控制的精确度。本实施例中可依据设定的扫频输出策略，进行逐点频率输出，其中，每个扫频输出点的控制策略都将被缓存后，按照指定的驻留时间进行策略下发并执行，保证扫频输出的精确可控。扫频输出中的一项重要性能指标为单频点的驻留时间是否精确，本公开实施例采用fpga实现扫频点驻留时间控制，可保证驻留时间偏差限制在0.01μs级水平。
92.在一个实施例中，还提供了一种可编程器件，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。
93.在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。
94.在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被
处理器执行时实现上述各方法实施例中的步骤。
95.需要说明的是，本公开实施例所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据。
96.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本公开实施例所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read-only memory，rom)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(reram)、磁变存储器(magnetoresistive random access memory，mram)、铁电存储器(ferroelectric random access memory，fram)、相变存储器(phase change memory，pcm)、石墨烯存储器等。易失性存储器可包括随机存取存储器(random access memory，ram)或外部高速缓冲存储器等。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory，sram)或动态随机存取存储器(dynamic random access memory，dram)等。本公开实施例所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本公开实施例所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
97.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
98.以上所述实施例仅表达了本公开实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本公开实施例专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开实施例构思的前提下，还可以做出若干变形和改进，这些都属于本公开实施例的保护范围。因此，本公开实施例的保护范围应以所附权利要求为准。