低压差稳压器和包括低压差稳压器的存储器件的制作方法

低压差稳压器和包括低压差稳压器的存储器件
1.相关申请的交叉引用
2.本技术要求于2021年8月6日在韩国知识产权局提交的韩国专利申请no.10-2021-0103589的优先权，该专利申请的公开内容通过引用整体合并于此。
技术领域
3.实施例涉及低压差稳压器和包括低压差稳压器的存储器件。


背景技术：

4.稳压器被配置为将输出电压的大小持续保持在目标大小。稳压器被用在各种电子设备中，用于向其提供恒定(uniform)的电压。例如，当负载的电流消耗增加时，输出电压的大小有减小的趋势。在这种情况下，稳压器可以通过增加输出电流量将输出电压的大小保持在目标大小。又例如，当负载的电流消耗减少时，输出电压的大小有增大的趋势。在这种情况下，稳压器可以通过减小输出电流量将输出电压的大小保持在目标大小。


技术实现要素：

5.根据实施例，一种低压差(ldo)稳压器包括：第一电阻器；第一晶体管，所述第一晶体管包括与所述第一电阻器的第一端连接的栅极端子、与电源电压端子连接的源极端子以及与第一节点连接的漏极端子；运算放大器，所述运算放大器包括输出端子以及分别与参考电压和所述第一节点连接的输入端子；第二晶体管，所述第二晶体管包括与所述运算放大器的所述输出端子连接的栅极端子、与所述第一节点连接的源极端子以及与第二节点连接的漏极端子；第三晶体管，所述第三晶体管包括与所述第一电阻器的第二端连接的栅极端子、与所述电源电压端子连接的源极端子以及与第三节点连接的漏极端子；以及电流源，所述电流源连接在所述第二节点与地电压端子之间。
6.根据实施例，一种低压差(ldo)稳压器包括：第一晶体管，所述第一晶体管被配置为响应于导通栅极电压输出输出电压；第二晶体管，所述第二晶体管接收所述输出电压并输出所述导通栅极电压；有源电感器，所述有源电感器包括第三晶体管和第一电阻器；以及运算放大器，所述运算放大器被配置为放大参考电压与所述输出电压之差，以输出运算放大器输出电压。当所述输出电压的大小由于流到系统负载的电流的大小增大而减小时，第一回路以如下方式工作以使得所述输出电压的大小被恢复并保持不变：在该第一回路中，所述第二晶体管输出大小减小了的所述导通栅极电压并且所述第一晶体管响应于大小减小了的所述导通栅极电压而输出大小增大了的所述输出电压。当所述输出电压的大小由于流到所述系统负载的所述电流的大小减小而增大时，所述第一回路以如下方式工作以使得所述输出电压的大小被恢复并保持不变：在该第一回路中，所述第二晶体管输出大小增大了的所述导通栅极电压并且所述第一晶体管响应于大小增大了的所述导通栅极电压而输出大小减小了的所述输出电压。
7.根据实施例，一种存储器件包括：存储体，所述存储体包括至少一个存储单元阵
列；存储体控制器，所述存储体控制器控制所述存储体；数据缓冲器，所述数据缓冲器向所述存储体发送写入数据，或者从所述存储体接收读取数据；时钟缓冲器，所述时钟缓冲器接收时钟信号以及输出内部时钟信号；串行器，所述串行器基于所述内部时钟信号进行操作以及对所述读取数据的位进行串行化；解串行器，所述解串行器基于所述内部时钟信号进行操作以及对所述写入数据的位进行并行化；以及低压差(ldo)稳压器，所述ldo稳压器向所述时钟缓冲器提供输出电压，并响应于所述时钟缓冲器上的负载的增加或减少而保持所述输出电压的大小。所述ldo稳压器包括：第一电阻器；第一晶体管，所述第一晶体管包括与所述第一电阻器的第一端连接的栅极端子、与电源电压端子连接的源极端子以及与第一节点连接的漏极端子；运算放大器，所述运算放大器包括输出端子以及分别与参考电压和所述第一节点连接的输入端子；第二晶体管，所述第二晶体管包括与所述运算放大器的所述输出端子连接的栅极端子、与所述第一节点连接的源极端子以及与第二节点连接的漏极端子；第三晶体管，所述第三晶体管包括与所述第一电阻器的第二端连接的栅极端子、与所述电源电压端子连接的源极端子以及与第三节点连接的漏极端子；以及电流源，所述电流源连接在所述第二节点与地电压端子之间。
附图说明
8.通过参考附图详细描述示例实施例，对于本领域的技术人员而言，特征将变得清楚，其中：
9.图1是示出了根据示例实施例的低压差(low dropout，ldo)稳压器的电路图。
10.图2是示出了根据示例实施例的ldo稳压器的快回路和慢回路的电路图。
11.图3是示出了根据示例实施例的ldo稳压器的电路图。
12.图4是示出了相对于比较示例，根据示例实施例的ldo稳压器的单位增益带宽的曲线图。
13.图5是示出了根据示例实施例的ldo稳压器的相位裕度的曲线图。
14.图6是示出了根据示例实施例的ldo稳压器的瞬态响应的曲线图。
15.图7是示出了根据示例实施例的ldo稳压器的电路图。
16.图8a和图8b是示出了根据示例实施例和比较示例的第二晶体管的源极-漏极电压和输出电压的曲线图。
17.图9a和图9b是示出了根据其他示例实施例的ldo稳压器的电路图。
18.图10a和图10b是示出了根据其他示例实施例的ldo稳压器的电路图。
19.图11a和图11b是示出了根据其他示例实施例的ldo稳压器的电路图。
20.图12a和图12b是示出了根据其他示例实施例的ldo稳压器的电路图。
21.图13a和图13b是示出了根据其他示例实施例的ldo稳压器的电路图。
22.图14是示出了根据示例实施例的存储器件的框图。
具体实施方式
23.图1是示出了根据示例实施例的低压差(ldo)稳压器的电路图。
24.根据示例实施例的ldo稳压器100可以包括翻转电压跟随器110和误差放大器120。
25.ldo稳压器100可以响应于流向系统负载10的电流的大小而稳定地供应电压。系统
负载10可以包括负载电流偏置iload。即，流向系统负载10的电流的大小可以对应于负载电流偏置iload的灌电流(sink current)的大小。负载电流偏置iload可以是可变的。
26.翻转电压跟随器110可以包括第一晶体管m1至第三晶体管m3、第一电阻器r1、第一电容器c1和ldo电流源ildo。
27.第一晶体管m1至第三晶体管m3均可以是例如p沟道金属氧化物半导体(pmos)晶体管或n沟道金属氧化物半导体(nmos)晶体管。为了便于描述，将在第一晶体管m1至第三晶体管m3是pmos晶体管的假设下给出描述。
28.第一晶体管ml可以连接在电源电压(vdd)端子与第一节点n1之间，并可以响应于导通栅极(pass gate)电压vg进行操作。第二晶体管m2可以连接在第一节点n1与第二节点n2之间，并可以响应于运算放大器输出电压vop进行操作。第三晶体管m3可以连接在电源电压(vdd)端子与第三节点n3之间，并可以响应于第四节点n4的电压进行操作。这里，第三节点n3所具有的电压的大小可以等于第二节点n2所具有的电压的大小。
29.第一电阻器r1可以连接在第三节点n3与第四节点n4之间。
30.第一电容器c1可以连接在电源电压(vdd)端子与第四节点n4之间。
31.ldo电流源ildo可以是具有任意或给定大小的尾电流或提供该尾电流。ldo电流源ildo可以连接在第二节点n2与地电压端子之间。
32.第三晶体管m3、第一电容器c1和第一电阻器r1可以构成有源电感器111。在二极管接法(diode-connected)pmos晶体管的情况下(即，在第三晶体管m3的栅极与第三节点n3连接的情况下)，有源电感器111可以用第一电容器c1和第一电阻器r1来实现。有源电感器111的输出阻抗z
out
可以遵循下式1的关系。
33.[式1]
[0034][0035]
在式1中，“g
m3”被定义为第三晶体管m3的跨导；“c”被定义为第一电容器c1的电容；“r”被定义为第一电阻器r1的电阻值，“r
o3”被定义为第三晶体管m3的小信号输出电阻值；“s”被定义为复频率(complex frequency)。与当第三晶体管m3的栅极与第三节点n3直接连接时输出阻抗为“(g
m3
)-1”的情况相比，有源电感器111的输出阻抗z
out
随着频率增加而增大。
[0036]
误差放大器120可以放大参考电压vref的大小与反馈电压vfb的大小之间的差值，并可以输出运算放大器输出电压vop。误差放大器120可以包括运算放大器op。运算放大器op的输入端子可以分别与参考电压(vref)端子和第一节点n1(用于vfb)连接，并且其输出端子可以与第二晶体管m2的第三端子(栅极)连接。具体地，运算放大器op可以包括正输入端子、负输入端子和输出端子。尽管未示出，但运算放大器op可以包括正电源端子和负电源端子，并且各偏置电压可以分别被施加到正电源端子和负电源端子。反馈电压vfb可以被施加到运算放大器op的正输入端子，并且参考电压vref可以被施加到其负输入端子。
[0037]
根据示例实施例，ldo稳压器100可以被包括在电子设备(未示出)中。电子设备(未示出)可以包括诸如智能电话、智能平板、可穿戴设备、数字相机、电视、监视器、膝上型计算机、黑匣子和机器人的各种需要稳定电压的电子设备。电子设备(未示出)可以对应于系统负载10。ldo稳压器100可以响应于电子设备(未示出)的急剧负载变化而在短时间内提供稳
定的电压。作为示例实施例，将参考图14详细地描述电子设备是存储器件的情况。
[0038]
图2是示出了根据示例实施例的ldo稳压器的快回路和慢回路的电路图。将省略参考图1给出的描述，以避免冗余。
[0039]
参照图1和图2，快回路可以被实现在图1的翻转电压跟随器110内。
[0040]
对于流向系统负载10的电流的大小急剧增加的情况，输出电压vout(即，第一节点n1的电压)的大小可以瞬时减小。大小减小了的输出电压vout可以被输入到第二晶体管m2的第一端子(例如，源极)。第二晶体管m2可以通过其第二端子(例如，漏极)输出导通栅极电压vg。因为输入到第二晶体管m2的第三端子(例如，栅极)的运算放大器输出电压vop的大小在快回路期间是固定的，所以第二晶体管m2可以用作公共栅极放大器。用作公共栅极放大器的第二晶体管m2的电压增益(即，导通栅极电压vg与输出电压vout的比率)可以遵循下式2的关系。
[0041]
[式2]
[0042][0043]
在式2中，a
v3
被定义为用作公共栅极放大器的第二晶体管m2的电压增益，并且“g
m2”被定义为第二晶体管m2的跨导。因此，用作公共栅极放大器的第二晶体管m2的电压增益可以近似于第二晶体管m2的跨导与有源电感器111的输出阻抗z
out
相乘的值。因此，随着输出阻抗z
out
增大，用作公共栅极放大器的第二晶体管m2的电压增益可以增大。
[0044]
参照式1和式2，因为有源电感器111的输出阻抗z
out
随着频率变高而增大，所以a
v3
的值可以随着频率变高而变大。
[0045]
因此，在输出电压vout的大小瞬时减小的以上情况下(即，在输出电压vout的波动被解释为高频带的情形下)，第二晶体管m2可以输出大小因高a
v3
而充分减小了的导通栅极电压vg。因为第一晶体管ml由导通栅极电压vg驱动，所以大小减小了的导通栅极电压vg可以使在第一晶体管m1的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第一晶体管m1的沟道)的电流的大小增大。因此，大小瞬时减小了的输出电压vout可以被调节为具有目标电压大小(即，使得输出电压vout的大小增大)。即，ldo稳压器100可以将输出电压vout的大小恢复至目标大小。
[0046]
相比之下，对于流向系统负载10的电流的大小急剧减小的情况，输出电压vout的大小可以瞬时增大。大小增大了的输出电压vout可以被输入到第二晶体管m2的第一端子(例如，源极)。第二晶体管m2可以输出大小因高a
v3
而充分增大了的导通栅极电压vg。大小增大了的导通栅极电压vg可以使在第一晶体管m1的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第一晶体管m1的沟道)的电流的大小减小。因此，大小瞬时增大了的输出电压vout可以被调节为具有目标电压大小(即，使得输出电压vout的大小减小)。即，ldo稳压器100可以将输出电压vout的大小恢复至目标大小。
[0047]
通过与ldo稳压器100进行比较，将描述如下比较情况(未示出)：图1的晶体管m3的栅极与第三节点n3直接连接(即，晶体管m3是没有第一电容器c1和第一电阻器r1的二极管接法的)。在该比较情况下，随着导通栅极电压vg波动，在第三晶体管m3的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第三晶体管m3的沟道)的电流可能波动。例如，当导通栅极电压vg增大时，在第三晶体管m3的第一端子与第二端子之间流动(即，流
过其沟道)的电流可能减小。相比之下，当导通栅极电压vg减小时，在第三晶体管m3的第一端子与第二端子之间流动(即，流过其沟道)的电流可能增大。因为第三晶体管m3是二极管接法的，所以在第一端子与第二端子之间流动(即，流过沟道)的电流的波动可能阻碍导通栅极电压vg的波动。
[0048]
再次参照图1和图2，如上所述，根据示例实施例的ldo稳压器100可以包括第一电容器c1和第一电阻器r1。第一电容器c1和第一电阻器r1可以用作低通滤波器。因此，在输出电压vout的大小瞬时增大或减小的情形下(即，在输出电压vout的波动被解释为高频带的情形下)，导通栅极电压vg的大小也可以瞬时增大或减小。导通栅极电压vg的瞬时波动可以被解释为高频带。第四节点n4的电压(其被输入到第三晶体管m3的栅极)的高频分量不能通过低通滤波器。因此，即使输出电压vout的大小瞬时增大或减小，在第三晶体管m3的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第三晶体管m3的沟道)的电流的大小也可以是恒定的。因此，低通滤波器可以阻碍导通栅极电压vg的瞬时波动。换句话说，即使输出电压vout的大小瞬时增大或减小，输入到第三晶体管m3的第三端子(例如，栅极)的电压的大小也可以为恒定大小。
[0049]
参照图1和图2，慢回路可以由第二晶体管m2和运算放大器op来实现。第二晶体管m2可以用作源极跟随器。
[0050]
对于流向系统负载10的电流的大小急剧增大的情况，输出电压vout的大小可以瞬时减小。因此，反馈电压vfb的大小也可以瞬时减小。大小减小了的反馈电压vfb可以被输入到运算放大器op的正输入端子。运算放大器op可以放大并输出反馈电压vfb的大小与输入到负输入端子的参考电压vref的大小之间的差值。因此，随着反馈电压vfb的大小减小，运算放大器输出电压vop的大小可以减小。因为第二晶体管m2由运算放大器输出电压vop驱动，所以大小减小了的运算放大器输出电压vop可以使在第二晶体管m2的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第二晶体管m2的沟道)的电流的大小增大。因此，大小瞬时减小了的输出电压vout可以被调节为具有目标电压大小(即，使得输出电压vout的大小增大)。即，ldo稳压器100可以将输出电压vout的大小恢复至目标大小。
[0051]
相比之下，对于流向系统负载10的电流的大小急剧减小的情况，输出电压vout的大小可以瞬时增大。因此，反馈电压vfb的大小也可以瞬时增大。大小增大了的反馈电压vfb可以被输入到运算放大器op的正输入端子。因此，随着反馈电压vfb的大小增大，运算放大器输出电压vop的大小可以增大。因为第二晶体管m2由运算放大器输出电压vop驱动，所以大小增大了的运算放大器输出电压vop可以使在第二晶体管m2的第一端子(例如，源极)与第二端子(例如，漏极)之间流动(即，流过第二晶体管m2的沟道)的电流的大小减小。因此，大小瞬时增大了的输出电压vout可以被调节为具有目标电压大小。即，ldo稳压器100可以将输出电压vout的大小恢复至目标大小。
[0052]
结果，即使流向系统负载10的电流的大小改变，ldo稳压器100也可以根据快回路和/或慢回路进行操作，因此，输出电压vout的大小可以如上所述那样被稳定地保持。特别地，ldo稳压器100可以基于快回路中的有源电感器111的输出阻抗z
out
的高值来确保宽带宽。换句话说，就带宽而言，ldo稳压器100可以确保额外的零点。因此，ldo稳压器100可以在没有额外电流供应的情况下(例如，在ldo电流源ildo的电流大小没有增加的情况下)快速地应对输出电压vout的大小变化。
[0053]
另一方面，根据另一示例实施例，ldo稳压器100可以通过增大ldo电流源ildo的电流大小来确保宽带宽。因此，ldo稳压器100可以快速地应对输出电压vout的大小变化。
[0054]
图3是示出了根据另一示例实施例的ldo稳压器的电路图。为了方便起见，将省略参考图1和图2给出的描述，以避免冗余。
[0055]
参照图3，根据示例实施例的ldo稳压器100a可以包括具有有源电感器111a的翻转电压跟随器110a和误差放大器120a。误差放大器120a可以与误差放大器120相同。
[0056]
有源电感器111a可以包括第三晶体管m3和第一电阻器r1。第三晶体管m3可以包括寄生电容。例如，第三晶体管m3的第一端子(例如，源极)与第三端子(例如，栅极)之间的寄生电容可以是栅极-源极电容c
gs
。
[0057]
与图1的有源电感器111相比，有源电感器111a中的栅极-源极电容c
gs
可以对应于或者替代图1中示出的第一电容器c1的电容。因此，在第一电容器c1所需的电容小到足以由栅极-源极电容c
gs
提供的情况下，可以用栅极-源极电容c
gs
代替第一电容器c1，如图3中一样。
[0058]
通过用第三晶体管m3的寄生电容代替第一电容器c1，可以例如相对于ldo稳压器100而言提高构成ldo稳压器100a的电路的集成度。其中用栅极-源极电容c
gs
代替第一电容器c1的有源电感器111a的功能和操作与参考图1和图2描述的有源电感器111的功能和操作类似，因此，将省略附加描述以避免冗余。
[0059]
图4是示出了相对于比较示例的根据示例实施例的ldo稳压器的单位增益带宽的曲线图。
[0060]
在图4中，x轴表示由对数单位表示的频率，并且y轴表示ldo稳压器的增益。实线示出了根据示例实施例的ldo稳压器100的(即，在包括有源电感器111的情况下)根据频率变化的增益。虚线示出了其中第三晶体管m3的栅极与第三节点n3直接连接的比较ldo稳压器(未示出)的(即，在不包括第一电容器c1和第一电阻器r1即不包括有源电感器111的比较ldo稳压器的情况下)根据频率变化的增益。
[0061]
参照图4，确认由虚线指示的比较ldo稳压器的单位增益带宽为458mhz，而根据示例实施例的ldo稳压器100的单位增益带宽为893mhz。
[0062]
因此，即使在相对高的频带中，ldo稳压器100也可以稳定地供应输出电压vout。换句话说，ldo稳压器100可以以快速瞬态响应快速稳定输出电压vout。
[0063]
图5是示出了根据示例实施例的ldo稳压器的相位裕度的曲线图。
[0064]
在图5中，x轴表示由对数单位表示的频率，并且y轴表示输出信号的相位。
[0065]
参照图5，根据示例实施例的ldo稳压器100的相位裕度(即，单位增益频率下的相位)为52.6度，并且ldo稳压器100具有稳定的相位裕度。
[0066]
图6是示出了根据示例实施例的ldo稳压器的瞬态响应的曲线图。
[0067]
在图6中，x轴表示连续时间，并且y轴表示输出电压vout的大小。
[0068]
参照图6，输出电压vout的初始大小为1.15v。如图6中示出的，当流向系统负载10的电流急剧增大时，输出电压vout的大小也可以瞬时减小。当输出电压vout的大小瞬时减小时，ldo稳压器100的反馈回路(即，快回路)可以在1ns内工作。ldo稳压器100可以在4ns内供应1.15v，其为输出电压vout的初始电压大小。
[0069]
图7是示出了根据另一示例实施例的ldo稳压器的电路图。
[0070]
参照图7，ldo稳压器100b可以包括翻转电压跟随器110b和误差放大器120b。误差放大器120b可以与误差放大器120相同。
[0071]
ldo稳压器100b可以响应于流向系统负载10的电流的大小而稳定地供应电压。
[0072]
误差放大器120b和系统负载10的功能和操作类似于参考图1描述的误差放大器120(参照图1)和系统负载10(参照图1)的功能和操作，因此，将省略附加描述以避免冗余。
[0073]
翻转电压跟随器110b可以包括第一晶体管m1至第三晶体管m3、偏置晶体管m
bias
和ldo电流源ildo。
[0074]
第一晶体管m1至第三晶体管m3和ldo电流源ildo的功能和操作与参考图1描述的第一晶体管m1至第三晶体管m3(参照图1)和ldo电流源ildo(参照图1)的功能和操作类似，因此，将省略附加描述以避免冗余。
[0075]
偏置晶体管m
bias
可以连接在第三节点n3与第二节点n2之间，并可以响应于运算放大器输出电压vop进行操作。偏置晶体管m
bias
可以是例如pmos晶体管或nmos晶体管。偏置晶体管m
bias
可以防止第二晶体管m2工作在饱和区外的三极区(triode region)，或者防止其关断。
[0076]
图8a和图8b是示出了根据示例实施例和比较示例的第二晶体管m2的源极-漏极电压v
sd
和输出电压vout的曲线图。
[0077]
在图8a中，x轴表示任意连续时间，并且y轴表示第二晶体管m2的源极-漏极电压v
sd
的大小以及负载电流偏置iload的电流大小。实线指示根据示例实施例的ldo稳压器100b中包括的第二晶体管m2的源极-漏极电压v
sd
的大小。虚线指示对于图7的ldo稳压器100b不包括偏置晶体管m
bias
的比较示例(未示出)(即，在第二节点n2与第三节点n3直接连接的情况下)，第二晶体管m2的源极-漏极电压v
sd
的大小。点划线指示负载电流偏置iload的电流大小。
[0078]
参照图8a，在所示的系统负载10接通之后，与虚线(没有偏置晶体管m
bias
)对应的源极-漏极电压v
sd
的大小可以收敛于大约30.6mv，并且在这种情况下，源极-漏极电压v
sd
的大小未足够大到让第二晶体管m2工作在饱和区。
[0079]
相比之下，与实线(包括偏置晶体管m
bias
)对应的源极-漏极电压v
sd
的大小可以收敛于大约619mv，并且在这种情况下，源极-漏极电压v
sd
的大小可以足够大到让第二晶体管m2工作在饱和区。
[0080]
在图8b中，x轴表示任意连续时间，并且y轴表示输出电压vout的大小以及负载电流偏置iload的电流大小。实线指示根据示例实施例的ldo稳压器100b中包括的输出电压vout的大小。虚线指示对于图7的ldo稳压器100b不包括偏置晶体管m
bias
的比较示例(未示出)(即，在第二节点n2与第三节点n3直接连接的情况下)，输出电压vout的大小。点划线指示负载电流偏置iload的电流大小。
[0081]
参照图8b，在所示的系统负载10接通之后，对应于虚线(没有偏置晶体管m
bias
)的第二晶体管m2可以工作在三极区。因此，对应于虚线的比较ldo稳压器可能无法稳定地供应输出电压vout。经确认，对应于虚线的比较ldo稳压器的输出电压vout无法保持大约1.204v(其为初始大小)并且收敛于1.04v。
[0082]
相比之下，对应于实线(包括偏置晶体管m
bias
)的ldo稳压器100b中包括的第二晶体管m2可以稳定地工作在饱和区。因此，经确认，对应于实线的ldo稳压器100b的输出电压
vout在特定时间点之后恢复至大约1.15v(其为初始大小)。
[0083]
图9a和图9b是示出了根据其他示例实施例的ldo稳压器的电路图。
[0084]
举例来说，图9a的ldo稳压器100c和图9b的ldo稳压器100d可以分别类似于图1的ldo稳压器100和图3的ldo稳压器100a，同时还包括图7的偏置晶体管m
bias
。因此，将省略参考图1至图3和图7给出的描述，以避免冗余。
[0085]
参照图9a，ldo稳压器100c可以包括具有有源电感器111c的翻转电压跟随器110c和误差放大器120c。误差放大器120c可以与误差放大器120相同。
[0086]
参照图9b，ldo稳压器100d可以包括具有有源电感器111d的翻转电压跟随器110d和误差放大器120d。误差放大器120d可以与误差放大器120相同。
[0087]
根据图9a和图9b的示例实施例，翻转电压跟随器110c和110d均还可以包括偏置晶体管m
bias
。
[0088]
比较图9a和图9b，图9b中的第三晶体管m3的栅极-源极电容可以代替图9a中的第一电容器c1。因此，在图9b中，有源电感器111d可以用第三晶体管m3和第一电阻器r1实现。
[0089]
图10a和图10b是示出了根据其他示例实施例的ldo稳压器的电路图。
[0090]
举例来说，图10a的ldo稳压器100e和图10b的ldo稳压器100f可以分别类似于图1的ldo稳压器100和图3的ldo稳压器100a，同时还包括第二电阻器r2。因此，将省略参考图1至图3给出的描述，以避免冗余。
[0091]
参照图10a，ldo稳压器100e可以包括具有有源电感器111e的翻转电压跟随器110e和误差放大器120e。误差放大器120e可以与误差放大器120相同。
[0092]
参照图10b，ldo稳压器100f可以包括具有有源电感器111f的翻转电压跟随器110f和误差放大器120f。误差放大器120f可以与误差放大器120相同。
[0093]
根据图10a和图10b的示例实施例，翻转电压跟随器110e和110f均还可以包括第二电阻器r2。第二电阻器r2可以连接在第一节点n1与第二晶体管m2的第一端子(例如，源极)之间。因此，当ldo稳压器100e和100f的快回路由于输出电压vout的急剧增大或急剧减小而工作时，输入到第二晶体管m2的第一端子的电压可以因第二电阻器r2而下降。第二电阻器r2的值可以是可变的，或者可以被设置为任意值或给定值。
[0094]
比较图10a和图10b，图10b中的第三晶体管m3的栅极-源极电容可以代替图10a中的第一电容器c1。因此，在图10b中，有源电感器111f可以用第三晶体管m3和第一电阻器r1实现。
[0095]
图11a和图11b是示出了根据其他示例实施例的ldo稳压器的电路图。
[0096]
举例来说，图11a的ldo稳压器100g和图11b的ldo稳压器100h可以分别类似于图1的ldo稳压器100和图3的ldo稳压器100a，同时还包括第三电阻器r3和第四电阻器r4。因此，将省略参考图1至图3给出的描述，以避免冗余。
[0097]
参照图11a，ldo稳压器100g可以包括具有有源电感器111g的翻转电压跟随器110g和误差放大器120g。误差放大器120g可以与误差放大器120相同。
[0098]
参照图11b，ldo稳压器100h可以包括具有有源电感器111h的翻转电压跟随器110h和误差放大器120h。误差放大器120h可以与误差放大器120相同。
[0099]
根据图11a和图11b的示例实施例，翻转电压跟随器110g和110h均还可以包括第三电阻器r3和第四电阻器r4。第三电阻器r3可以连接在第一节点n1与第五节点n5(即，分压节
点)之间，并且第四电阻器r4可以连接在第五节点n5与接地节点之间。第三电阻器r3和第四电阻器r4可以对输出电压vout进行分压，并且分压后的电压即第五节点n5的电压(即，反馈电压vfb)可以被传递到运算放大器op的正输入端子。
[0100]
比较图11a和图11b，图11b中的第三晶体管m3的栅极-源极电容可以代替图11a中的第一电容器c1。因此，有源电感器111h可以用第三晶体管m3和第一电阻器r1实现。
[0101]
图12a和图12b是示出了根据其他示例实施例的ldo稳压器的电路图。
[0102]
举例来说，图12a的ldo稳压器100i和图12b的ldo稳压器100j可以分别类似于图1的ldo稳压器100和图3的ldo稳压器100a，同时还包括第五电阻器r5。因此，将省略参考图1至图3给出的描述，以避免冗余。
[0103]
参照图12a，ldo稳压器100i可以包括具有有源电感器111i的翻转电压跟随器110i和误差放大器120i。误差放大器120i可以与误差放大器120相同。
[0104]
参照图12b，ldo稳压器100j可以包括具有有源电感器111j的翻转电压跟随器110j和误差放大器120j。误差放大器120j可以与误差放大器120相同。
[0105]
根据图12a和图12b的示例实施例，翻转电压跟随器110i和110j均还可以包括第五电阻器r5。第五电阻器r5可以连接在第二节点n2与第三节点n3之间。当ldo稳压器100i和100j的快回路由于输出电压vout的急剧增大或急剧减小而工作时，输入到第二晶体管m2的第二端子(例如，漏极)的电压可以因第五电阻器r5而下降。因此，第二节点n2所具有的电压大小可以不同于第三节点n3所具有的电压大小。第五电阻器r5的值可以是可变的，或者可以被设置为任意值或给定值。
[0106]
比较图12a和图12b，图12b中的第三晶体管m3的栅极-源极电容可以代替图12a中的第一电容器c1。因此，有源电感器111j可以用第三晶体管m3和第一电阻器r1实现。
[0107]
图13a和图13b是示出了根据其他示例实施例的ldo稳压器的电路图。
[0108]
举例来说，图13a的ldo稳压器100k和图13b的ldo稳压器100l可以分别类似于图1的ldo稳压器100和图3的ldo稳压器100a，同时还包括第四晶体管m4。因此，将省略参考图1至图3给出的描述，以避免冗余。
[0109]
参照图13a，ldo稳压器100k可以包括具有有源电感器111k的翻转电压跟随器110k和误差放大器120k。误差放大器120k可以与误差放大器120相同。
[0110]
参照图13b，ldo稳压器100l可以包括具有有源电感器111l的翻转电压跟随器110l和误差放大器120l。误差放大器120l可以与误差放大器120相同。
[0111]
根据图13a和图13b的示例实施例，翻转电压跟随器110k和110l均还可以包括第四晶体管m4。第四晶体管m4可以是例如pmos晶体管或nmos晶体管。为了便于描述，将在第四晶体管m4是pmos晶体管的假设下给出描述。第四晶体管m4可以连接在第三晶体管m3的第二端子(例如，漏极)与第三节点n3之间，并可以响应于例如来自偏置电压端子的偏置电压vbias进行操作。偏置电压vbias的值可以是可变的，或者可以被设置为任意值或给定值。第四晶体管m4可以基于偏置电压vbias来调节第三节点n3的电压。
[0112]
比较图13a和图13b，图13b中的第三晶体管m3的栅极-源极电容可以代替图13a中的第一电容器c1。因此，有源电感器111l可以用第三晶体管m3和第一电阻器r1实现。
[0113]
在另外的示例实施例中，与图9a至图13b中示出的上述示例实施例不同，ldo稳压器100可以用包括偏置晶体管m
bias
、第三电阻器r3和第四电阻器r4、第五电阻器r5、以及第
四晶体管m4中的至少一者的各种组合实现。在其他实现方式中，ldo稳压器100还可以包括一个或更多个无源元件或有源元件。
[0114]
图14是示出了根据示例实施例的存储器件的框图。
[0115]
参照图14，存储器件1000可以包括至少一个存储器芯片。图14示出了包括一个存储器芯片的存储器件1000作为示例，但这可以是变化的。
[0116]
存储器芯片可以是例如易失性存储器芯片，即，动态随机存取存储器(dram)芯片。例如，dram芯片可以是：诸如双倍数据速率同步动态随机存取存储器(ddr sdram)芯片、ddr2 sdram芯片、ddr3 sdram芯片、ddr4 sdram芯片、ddr5 sdram芯片等的通用dram芯片，诸如低功率双倍数据速率(lpddr)sdram芯片、lpddr2 sdram芯片、lpddr3 sdram芯片、lpddr4 sdram芯片、lpddr4x sdram芯片、lpddr5 sdram芯片等的用于移动应用的dram芯片，或诸如图形双倍数据速率(gddr)同步图形随机存取存储器(sgram)芯片、gddr2 sgram芯片、gddr3 sgram芯片、gddr4 sgram芯片、gddr5 sgram芯片、gddr6 sgram芯片、高带宽存储器(hbm)芯片、hbm2芯片、hbm3芯片、wideio sdram芯片等的提供高带宽的dram芯片。
[0117]
存储器件1000可以包括时钟(ck)引脚1110、命令和地址(ca)引脚1120、dq引脚1130、时钟缓冲器1210(ck缓冲器)、ca缓冲器1220、命令译码器1300、存储体1400、存储体控制器1500、数据缓冲器1600、串行器1710和解串行器1720。
[0118]
时钟引脚1110可以是从存储器件1000的外部(例如，从主机或存储器控制器)接收时钟信号ck的端子。时钟信号ck可以是仅输入到存储器件1000的单向信号，并且时钟引脚1110可以是输入端子。为了便于描述，仅示出了一个时钟引脚1110。然而，存储器件1000可以接收差分时钟信号，并且存储器件1000还可以包括接收如下时钟信号(例如，ckb)的时钟引脚：该时钟信号的相位与通过时钟引脚1110输入的时钟信号ck的相位相反。
[0119]
ca引脚1120可以是从存储器件1000的外部接收ca信号ca[1:i]的端子。ca引脚1120的数量和ca信号ca[1:i]的数量可以是“i”，即，ca引脚1120的数量和ca信号ca[1:i]的数量可以彼此相同。这里，“i”可以是自然数，并可以按照各种协议预先确定。ca信号ca[1:i]可以包括用于控制存储器件1000的命令和指示存储体1400中存储单元的位置的地址。ca信号ca[1:i]可以是仅输入到存储器件1000的单向信号，并且ca引脚1120可以是输入端子。
[0120]
dq引脚1130可以是从存储器件1000的外部接收dq信号dq[1:j]或者将dq信号dq[1:j]输出到存储器件1000的外部的端子。dq引脚1130的数量和dq信号dq[1:j]的数量可以是“j”，即，dq引脚1130的数量和dq信号dq[1:j]的数量可以彼此相同。这里，“j”可以是自然数，并可以按照各种协议预先确定。dq信号dq[1:j]可以包括与写入命令相关的写入数据或与读取命令相关的读取数据。dq信号dq[1:j]可以是输入到存储器件1000或者从存储器件1000输出的双向信号，并且dq引脚1130可以是输入/输出端子。
[0121]
时钟缓冲器1210可以用作接收时钟信号ck的接收器(rx)。时钟缓冲器1210可以接收时钟信号ck，并可以将内部时钟信号ick输出到存储器件1000的内部。内部时钟信号ick在图14中被示出为仅输出到串行器1710和解串行器1720。然而，内部时钟信号ick也可以输出到存储器件1000的各种组件。根据示例实施例，时钟缓冲器1210可以基于ldo稳压器100输出的ldo输出电压vldo进行操作。在这种情况下，即使时钟缓冲器1210由于时钟信号ck或内部时钟信号ick的高频率而高速运行，时钟缓冲器1210也可以稳定地输出内部时钟信号ick。
[0122]
ca缓冲器1220可以用作接收ca信号ca[1:i]的接收器。ca缓冲器1220的数量可以与ca引脚1120的数量相同。ca缓冲器1220可以在内部时钟信号ick的上升沿或下降沿对ca信号ca[1:i]进行采样或锁存。ca缓冲器1220可以将接收到的ca信号ca[1:i]当中的与命令对应的信号发送到命令译码器1300。ca缓冲器1220可以将接收到的ca信号ca[1:i]当中的对应于地址的信号发送到存储体控制器1500。ca信号ca[1:i]中包括的命令和地址的位置可以按照各种协议来预先确定。
[0123]
dq缓冲器1230可以包括接收dq信号dq[1:j]的接收器和发送dq信号dq[1:j]的发送器。接收器的数量和发送器的数量均可以与dq引脚1130的数量相同。dq缓冲器1230的接收器可以将接收到的dq信号dq[1:j]发送到解串行器1720。dq缓冲器1230的发送器可以从串行器1710接收dq信号dq[1:j]，并可以通过dq引脚1130将接收到的dq信号dq[1:j]输出到外部。
[0124]
命令译码器1300可以从ca缓冲器1220接收ca信号ca[1:i]。命令译码器1300可以对ca信号ca[1:i]当中的与命令对应的信号进行译码。例如，命令译码器1300可以对激活命令、写入命令、读取命令、预充电命令、刷新命令、模式寄存器设置(mrs)命令等进行译码，并可以控制存储器件1000的组件。
[0125]
命令译码器1300可以响应于激活命令、写入命令、读取命令、预充电命令、刷新命令等，向存储体控制器1500发送存储体控制信号b_ctrl、行控制信号r_ctrl和列控制信号c_ctrl。命令译码器1300可以控制存储器件1000中的除了上述组件之外的任何其他组件的操作。
[0126]
存储体1400可以是包括重复设置的存储单元的存储单元阵列。存储单元可以设置在存储体的字线(未示出)与位线(未示出)的交点处。可以按照存储器芯片的各种协议预先确定存储体1400的数量。随着存储体1400的数量增加，存储器件1000的所有存储单元可以被分成更多个存储体。
[0127]
存储体控制器1500可以基于存储体控制信号b_ctrl、行控制信号r_ctrl和列控制信号c_ctrl来控制存储体1400。在示例实施例中，存储体控制器1500可以分别控制存储体1400。在另一示例实施例中，一个存储体控制器可以控制两个或更多个存储体。换句话说，一个存储体控制器可以由两个或更多个存储体共享。每个存储体控制器1500可以包括行译码器1510和列译码器1520。
[0128]
行译码器1510可以从命令译码器1300接收行控制信号r_ctrl，可以从ca缓冲器1220接收行地址ra，并可以选择字线wl。例如，为了驱动存储体的字线，行译码器1510可以沿着字线所在的方向以规则的间隔设置。
[0129]
列译码器1520可以从命令译码器1300接收列控制信号c_ctrl，可以从ca缓冲器1220接收列地址ca，并可以选择列选择线csl。因为一条或更多条位线(未示出)与列选择线csl连接，所以可以由列译码器1520选择与列选择线csl连接的位线。例如，为了驱动存储体的列选择线，列译码器1520可以沿着列选择线所在的方向以规则的间隔设置。在实现方式中，存储体1400的字线和列选择线可以彼此交叉。
[0130]
数据缓冲器1600可以通过全局输入/输出线gio向存储体1400发送写入数据，或者可以通过全局输入/输出线gio从存储体1400接收读取数据。数据缓冲器1600的数量可以等于存储体1400的数量，并且数据缓冲器1600可以分别与存储体1400交换数据。可以考虑预
取位的数量、突发长度、dq引脚1130的数量等来确定写入/读取数据中包括的位数。
[0131]
命令译码器1300可以根据读取命令或写入命令来选择数据缓冲器1600中的至少一个。可以例如根据存储器件1000的预取位的数量来确定响应于读取命令或写入命令而选择的数据缓冲器的数量。
[0132]
根据写入命令选择的数据缓冲器可以从解串行器1720接收写入数据，并且所选择的数据缓冲器可以将写入数据发送到所选择的存储单元。所选择的数据缓冲器可以基于写入数据来驱动全局输入/输出线和所选择的存储单元。
[0133]
根据读取命令选择的数据缓冲器可以根据读取命令接收并存储从所选择的存储单元输出的读取数据。所选择的数据缓冲器可以感测并放大全局输入/输出线的电压。所选择的数据缓冲器可以将所读取的数据发送到串行器1710。
[0134]
串行器1710可以响应于读取命令而将读取数据的位串行化。解串行器1720可以在写入操作中对写入数据的位进行解串行化。例如，串行器1710可以被实现为包括数量与dq信号dq[1:j]的数量相等的串行器，并且解串行器1720可以被实现为包括数量与dq信号dq[1:j]的数量相等的解串行器。
[0135]
ldo稳压器100可以将ldo输出电压vldo输出到ck缓冲器1210。图14中的ldo稳压器100的功能和操作以及ldo稳压器100的组件的连接关系分别类似于参考图1至图3和图9a至图13b描述的ldo稳压器的功能和操作以及ldo稳压器的连接关系，因此，将省略附加描述以避免冗余。ldo稳压器100可以向ck缓冲器1210稳定地供应电压。当ck缓冲器1210高速运行时(即，在时钟信号ck和/或内部时钟信号ick的频率高的情况下)，ck缓冲器1210上的负载可以急剧增大或减小。在这种情况下，ldo稳压器100可以基于宽带宽来稳定地保持ldo输出电压vldo的大小。
[0136]
在图14中示出了ldo输出电压vldo仅被输出到ck缓冲器1210的示例，但ldo输出电压vldo也可以被输出到存储器件1000的各种内部组件(例如，ca缓冲器1220、dq缓冲器1230、命令译码器1300、存储体1400、存储体控制器1500、数据缓冲器1600、串行器1710和解串行器1720)。另外，ldo稳压器100被示出为被包括在存储器件1000中，但ldo稳压器100可以被设置在存储器件1000外部。
[0137]
作为总结和回顾，当存储器件高速运行时，电流消耗可能迅速变化。因此，需要能够高速响应的稳压器。在稳压器的响应速度慢的情况下，在使用输出电压的负载中可能发生异常操作。因此，需要具有提高的速度并能够快速地提供稳定电压(例如，向由于高速数据输入/输出而导致负载波动大的时钟缓冲器电路提供稳定电压)的稳压器。
[0138]
如上所述，实施例可以提供即使流向系统负载的电流的大小急剧变化也可以高速运行以稳定地供应输出电压的ldo稳压器。
[0139]
根据示例实施例，ldo稳压器可以确保宽带宽。
[0140]
实施例可以提供具有宽带宽并且高速运行的低压差稳压器以及包括低压差稳压器的存储器件。
[0141]
本文中已经公开了示例实施例，并且虽然采用了具体术语，但这些术语用于并且被解释为一般描述性的含义，而非出于限制目的。在一些情形下，在提交本技术时，对于本领域普通技术人员而言将清楚的是，结合特定实施例描述的特征、特性和/或元件可以单独地使用或者与结合其他实施例描述的特征、特性和/或元件组合地使用，除非另外具体指
明。因此，本领域的技术人员应该理解，在不脱离所附权利要求书阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。