一种谐振式加速度计数字闭环控制方法及系统与流程

1.本发明属于谐振式传感器闭环控制方法技术，涉及航电领域，具体涉及一种谐振式加速度计数字闭环控制方法及系统。


背景技术：

2.惯性导航系统利用陀螺仪和加速度计同时测量在体运动的角速度和角加速度，解算出目前的三维空间中的姿态和速度，进而得到所需要的导航信息。加速度计作为惯性导航系统的核心元件其性能指标直接影响到惯性导航的整体性能，因此加速度计技术是惯性导航的重要技术之一。
3.相比较目前常用的摆式加计，谐振式硅微加速度计以其准数字输出，具有长期重复性精度高，体积小，功耗低等优势，相比较目前其它类型的mems加速度计相比，谐振式硅微加速度计同样具有较大的优势。因此谐振式硅微加速度计是近年来高精度加速度计的研究热点，同时也是下一代高精度加速度计的研究方向。
4.谐振式硅微加速度计的工作机理是通过质量块敏感到加速度产生惯性力后在双端固定音叉的轴向上产生负载，使双端固定音叉的谐振频率发生变化，通过静电激励配合电容检测得到其谐振频率的变化量，进而求得当时受到在敏感轴方向的加速度值。
5.由于是对谐振梁的固有频率进行精密检测，因此需要对谐振梁进行激励的同时进行频率检测。硅为非压电材料，常使用静电驱动的方式进行激励，使谐振梁产生往复运动，当驱动电压的频率与谐振梁的固有频率一致时，发生谐振，通过检测电容变化的频率得到谐振梁的固有频率。因此控制电路对谐振式硅微加速度计的测量精度有着至关重要的影响。
6.目前硅微谐振式加速度计的控制电路主要通过模拟电路板进行幅值检测，自动增益和精密相移，而由于是模拟电路方案进行实现闭环控制，会导致元器件较多，温度影响较大导致相移不能保证准确，并且由于电路中的电阻电容和运算放大器也会产生不确定相移，使最终测得的谐振梁谐振频率有一定的误差，使其精度降低。


技术实现要素：

7.鉴于此，为了解决现有技术中存在的问题，本发明提供一种谐振式加速度计的数字闭环控制方法，能够进行谐振式硅微加速度计的闭环控制。提高谐振式硅微加速度计的加速度测量精度以及降低其电路元件数量及复杂度，同时降低因电路温度效应导致的启动性及测量精度的影响。
8.第一方面，提供一种谐振式加速度计数字闭环控制方法，包括以下步骤：
9.步骤一：采集加速度计内部的两组电容检测梳齿之间的电容值；
10.步骤二：对采集到的电容值经放大电路放大；并将放大后的电容值信号经过ad转换为电容值数字信号后输入fpga模块；
11.步骤三：fpga模块对输入的电容值数字信号进行降噪处理；
12.步骤四：对降噪后的电容值数字信号进行卡尔曼滤波，以预测fpga模块处理周期总长之后的电容值理论相位；
13.步骤五：fpga模块将电容值理论相位滞后90度作为激励信号相位，并计算此时激励信号相位对应的激励信号幅值；
14.步骤六：将激励信号幅值经过da转换为模拟激励信号输出；
15.步骤七：将模拟激励信号经过输出整形后用于驱动两组电容驱动梳齿。
16.进一步，所述步骤二中，采集到的电容值为毫伏级别微弱小信号,所述放大电路将其放大为伏级信号，方便后续模数转换及fpga处理。
17.进一步，所述步骤三中，降噪处理包括：对输入的电容值数字信号进行小波阈值去噪声滤波。
18.进一步，所小波阈值去噪声滤波包括：
19.对输入的电容值数字信号进行第一次小波阈值去噪声滤波，去掉加性噪声；
20.对去掉加性噪声后的电容值数字信号进行求对数运算后进行第二次小波阈值去噪声滤波，去掉乘性噪声，然后对去掉乘性噪声后的电容值数字信号进行指数运算复原。
21.进一步，所述fpga模块还将提取降噪后的电容值数字信号频率，并对该频率数据进行温度补偿后作为加速度计测量加速度值输出。
22.进一步，所述步骤七中，所述输出整形为将da转换后的模拟激励信号降低至电容驱动梳齿所需的激励信号幅值范围内。激励电容驱动梳齿所需的信号为毫伏级别小信号，因此此处需要调整激励信号电压，但是fpga生成激励信号时需要信号幅值较大，为伏级，同时为避免信号幅值较小降低信噪比，因此在靠近电容驱动梳齿端再将大信号调整为小信号。
23.进一步，所述方法还包括：对fpga晶振信号经数字锁相环锁定上升沿及下降沿，用作fpga内部的时钟信号
24.第二方面，一种谐振式加速度计数字闭环控制系统，所述系统用于实施所述的方法，所述系统包括依次相连的：电容检测电路、放大电路、ad转换电路、fpga模块、da转换电路、输出整形电路和电容激励电路；
25.所述电容检测电路用于采集加速度计内部的两组电容检测梳齿之间的电容值；所述放大电路用于对采集的电容值信号进行放大；所述ad转换电路用于将放大后的信号转换为数字信号后传输至fpga模块；
26.所述fpga模块用于对输入的电容值数字信号进行降噪处理，并对降噪后的电容值数字信号进行卡尔曼滤波，以预测fpga模块处理周期总长之后的电容值理论相位；之后将电容值理论相位滞后90度作为激励信号相位，并计算此时激励信号相位对应的激励信号幅值后输出；
27.所述da转换模块用于将激励信号幅值转换为模拟信号，所述输出整形电路用于将da转换后的模拟激励信号幅值降低至电容激励电路所需的输入信号幅值范围内；
28.所述电容激励电路用于将降低幅值之后的激励信号幅值输出至两组电容驱动梳齿以驱动电容驱动梳齿运动
29.全数字锁相环模块对晶振的时钟信号进行锁相用来提高时钟信号上升沿和下降沿的垂直度以及频率的精准度；
30.控制信号预测计算用于对经过fpga电路后输出信号时刻的激励信号大小进行精确预测，用以防止因为fpga电路计算导致激励信号会有一定的相位差；
31.相位补偿用于将预测计算后数据生成激励信号以使谐振梁工作在谐振频率上；
32.数据输出接口将表头对加速度的测量值以数字化方式进行输出。
33.本发明与当前以模拟电路进行闭环控制的方式比较具有以下显著优点：
34.1、数字闭环控制方案抗干扰能力强，集成度高，功耗低；
35.2、针对不同表头及加工误差影响下的表头结构细微差别易于调节参数；
36.3、针对谐振式传感器控制算法复杂，全数字化方案易于实现较为复杂的闭环控制算法；
37.4、加速度及敏感加速度量最终输出形式易于根据用户要求进行个性化输出，更加匹配后端系统；
38.5、使用算法进行预测计算将计算过程中的时间考虑进去，提高加速度计精度。
附图说明
39.图1为本发明实施例提供一种闭环控制电路方法的流程图；
40.图2为本发明实施例提供的fpga处理器内部数字控制回路示意图；
41.图3为本发明实施例提供的小波滤波算法原理图；
42.图4为本发明实施例提供的卡尔曼滤波算法原理图
具体实施方式
43.为了更好的理解本发明，下面结合实施例进一步阐述本发明的内容，但本发明不仅局限于下列实施例
44.实施例一
45.本发明实施例提供一种谐振式硅微加速度传感器全数字闭环控制电路方法，如图1所示，由谐振式加速度计单端音叉、闭环回路、输出电路组成，其中闭环回路中包括电容检测接口，放大电路，ad转换器，fpga芯片，da转换器，整形电路，电容驱动梳齿。其中fpga芯片由数字锁相环模块，激励预测模块，相位补偿模块，以及数据输出模块组成。
46.为了实现对谐振式加速度计的精确驱动，实现对谐振梁固有频率的检测与跟踪，使其工作在固有频率上并检测其频率，下面介绍其回路的闭环控制原理。
47.检测接口与谐振器的检测电相连，敏感其电容变化量，并通过运算放大电路对其进行放大输出，并使其幅值保持在一定值，使用ad转换器将该模拟信号转化为数字信号作为fpga芯片的输入。激励预测模块将输入信号进行运算处理，预测经过芯片计算后的时间时激励大小，通过相位补偿模块将激励信号的相位差向谐振梁谐振点方向进行相位补偿并输出到闭环回路中，使用da转换器将数字信号转化为模拟信号，使用整形电路将模拟信号进行整形，使其幅值降低，并加载在电容驱动梳齿上，完成系统的闭环控制。
48.实施例2
49.图2为fpga处理器内部数字控制回路示意图该回路主要有激励预测模块，时钟信号整形模块以及相位补偿模块。由于fpga时钟信号的上升沿，下降沿不够精准，因此使用数字锁相环模块将时钟信号的上升下降沿进行锁相，使fpga内部时钟频率更为精准。ad转换
器的输出与控制信号预测模块直接进行相连，由于电容检测端检测到的电容变化量为极小值，因此需要进行二次运算放大，此时会引入大量噪声，使波形不稳，因此需要对其进行去噪声的操作。输入的经过ad转换器的数字信号经过一次小波阈值去噪声滤波将加性噪声去掉，接着对去掉加性噪声的信号进行求对数运算，对求对数后的信号再次进行一遍小波阈值去噪声滤波后再求指数运算，将信号中的乘性噪声去掉。接着使用引入fpga芯片计算所需的时间周期使用卡尔曼滤波对经过滤噪后的信号进行处理，预测一个算法所需时间周期之后所在相位，将计算结果通过相位补偿模块对经过滤波后的信号进行90
°
相移得到的的激励信号进行补偿，并将其作为最终激励信号输出。
50.实施例3
51.图3为小波滤噪算法原理图，本发明使用两个小波算法进行滤除噪声操作。一维含有乘性加性噪声信号的模型为：f(t)＝y(t)v(t)+u(t)，其中u(t)为输入信号，y(t)为原始信号，被乘性噪声v(t)，加性噪声f(t)污染，经过一次小波滤波操作，将加性噪声去除，则信号变为y(t)v(t)，之后对其进行对数变换，则信号变为ln(y(t)v(t))＝ln(y(t))+ln(v(t))此时再经过一次小波滤波操作，将加性噪声去除，则信号变为ln(y(t))，之后将去噪后的信号经过指数变换得到原始信号y(t)，由于电容检测端输出信号为正弦函数，用小波变换较为方便，其中去噪方法包括模极大值去噪、空域相关法以及小波阈值去噪，其中小波阈值去噪算法简单，去噪效果好。因此该实施例中介绍小波阈值去噪算法步骤如下：
52.第一步，挑选出符合要处理信号的小波基并定义小波变换层数，对噪声信号进行小波分解，得到相应的小波分解系数。
53.第二步，将得到的小波系数用临界值处理，通过阈值选取规则选择合理的临界值，对于大于临界值的小波系数进行保留，低于临界值的小波系数进行滤除。
54.第三步，将用临界值处理后得到的小波系数与尺度系数进行重构，得到新的信号，即为滤波后的信号。
55.实施例4
56.图4为卡尔曼滤波算法原理图，由于电路计算会有经过一定的时钟周期，使当前计算的信号值有一定的滞后，并且之后的相位补偿模块也会经过一定的时钟周期，总共会t个时钟周期，因此需要对信号进行卡尔曼滤波求得t个时钟周期后的信号值以及应该进行的激励值。