一种高性能带隙基准电路

1.本发明属于模拟电路设计领域，具体涉及一种高性能带隙基准电路。


背景技术：

2.带隙基准电压源用于为其他电路提供稳定、不易受电源电压和温度变化影响的电压源，是模拟电路和数字电路设计的基础。传统的带隙基准源因其工作电压高，温漂系数大，不可调节，以及制造过程中产生的误差等因素，渐渐不能再适用于各种对基准源有高要求的高性能系统中。
3.所以需要研发一种能够降低电路的温漂系数，减少温漂对电路的影响，提高电路的精度；提高本电路的负载能力的高性能带隙基准电路。


技术实现要素：

4.为解决上述技术问题，本发明采用以下技术方案：一种高性能带隙基准电路，包括带隙基准核心模块、缓冲器模块，带隙基准核心模块接入预设电源电压并输出预设基准电压；预设基准电压经缓冲器模块输出预设差分参考电压。
5.优选的，所述带隙基准核心模块包括带隙基准核心电路单元、曲率修正电路单元，带隙基准核心电路单元与曲率修正电路单元连接，预设电源电压经带隙基准核心电路单元、曲率修正电路单元输出预设基准电压。
6.优选的，所述带隙基准核心模块还包括启动电路单元，启动电路单元输入端与带隙基准核心模块输出端连接，启动电路单元输出端接入所述带隙基准核心电路单元，启动电路单元用于为所述带隙基准核心电路单元提供启动信号。
7.优选的，所述启动电路包括反相器、mos管m4，所述带隙基准核心模块输出端接反相器的输入端，反相器的输出端接mos管m4的栅极，mos管m4的源极接地，mos管m4的漏极接入所述带隙基准核心电路单元。
8.优选的，所述带隙基准核心模块还包括与所述带隙基准核心模块输出端连接的调节电路单元，调节输出的预设基准电压。
9.优选的，所述调节电路单元包括预设个数串联排布的电阻，每个电阻分别并联一个mos管。
10.优选的，所述缓冲器模块包括一级缓冲器单元、二级缓冲器单元，预设基准电压经一级缓冲器单元进行增益放大，然后经二级缓冲器单元输出预设差分参考电压。
11.优选的，所述带隙基准核心电路单元包括第一放大器、mos管m1、mos管m2、mos管m3、晶体管q1、晶体管q2、晶体管q3、电阻rcl1、电阻rcl2、电阻r1、电阻r2，mos管m1、mos管m2、mos管m3的源极接入预设电源电压，mos管m1、mos管m2、mos管m3的栅极相连接入第一放大器的输出端，mos管m1的漏极经电阻rcl1分别连接第一放大器的正相输入端、电阻r1的一端，电阻r1的另一端连接晶体管q1的发射极，mos管m2的漏极经电阻rcl2分别连接第一放大
器的反相输入端、晶体管q2的发射极，晶体管q1、晶体管q2、晶体管q3的基极和集电极均接gnd，mos管m3的漏极经电阻r2与晶体管q3的发射极连接，并且mos管m3的漏极作为所述带隙基准核心模块输出端输出预设基准电压。
12.优选的，所述曲率修正电路单元包括第二放大器、mos管m5、mos管m6、电阻r3、电阻r4、晶体管q4，mos管m5、mos管m6的源极连接并接入预设电源电压，mos管m5、mos管m6的栅极相连并接入第二放大器的输出端，第二放大器的反相输入端接所述mos管m3的漏极，第二放大器的同相输入端分别连接mos管m5的漏极、电阻r3的一端，mos管m6的的漏极分别连接电阻r4的一端、晶体管q4的发射极，晶体管q4的基极和集电极、电阻r3的另一端接gnd，电阻r4的另一端与所述晶体管q3的发射极连接。
13.优选的，所述第一放大器、第二放大器均采用单级运算放大器。
14.本发明的有益效果是：本发明提供了一种高性能带隙基准电路，通过设置高阶曲率补偿修正电路模块，能够降低电路的温漂系数，减少温漂对电路的影响，从而提高电路的精度；还设置了一级和二级缓冲器，提高了本电路的负载能力，一级缓冲器采用斩波放大器，提高了基准源的输出负载能力；二级缓冲器采用全差分放大器作为缓冲器，将单端输出变为了差分输出；另外增加了trim调节单元，主要用于改善电路在制作时，由于制作工艺而产生的误差，确定电路调修说需要的阻值和精度，来减少误差。本发明提供的带隙基准电路可以通过调节电阻阵列的控制下，使得在面对制造过程中产生的误差，依然可以保持一个比较稳定的输出结构；另外在缓冲器的工作下，整个基准电压模块最终提供稳定差分参考电压，同时输出四个稳定的电流源为偏置电流。本电路属于低功耗电路，在提高电路精度的情况下，还能够降低电路整体功耗，能够运用于多种领域。
附图说明
15.图1为本发明实施例中的带隙基准核心模块电路图；图2为本发明实施例中的带隙基准核心电路单元电路图；图3为本发明实施例中的曲率修正电路单元电路图；图4为本发明实施例中的一级缓冲器单元电路图；图5为本发明实施例中的二级缓冲器单元电路图；图6为本发明实施例中的启动电路单元电路图；图7为本发明实施例中的trim调节单元等效电路图；图8为本发明实施例中的单级运算放大电路电路图。
具体实施方式
16.下面结合附图对本发明进行进一步说明。下面的实施例可使本专业技术人员更全面地理解本发明，但不以任何方式限制本发明。
17.一种高性能带隙基准电路，包括带隙基准核心模块、缓冲器模块，带隙基准核心模块接入预设电源电压并输出预设基准电压；预设基准电压经缓冲器模块输出预设差分参考电压，在提高基准源的负载功能的同时将单端参考源变为差分参考源。
18.如图1所示，所述带隙基准核心模块包括带隙基准核心电路单元、曲率修正电路单元，带隙基准核心电路单元与曲率修正电路单元连接，预设电源电压经带隙基准核心电路
单元、曲率修正电路单元输出预设基准电压。
19.具体的，所述的带隙基准核心电路单元所使用的设计采用一阶正温度系数电压补偿双极性晶体管的负温度系数电压的求和模式。该核心电路通过利用运算放大器输入端的电压钳制作用，将双极性晶体管的基极电压精准的复制到带隙基准核心电路单元中i
ptat
电流产生支路上，在r1上形成与温度呈一阶正相关的电压差
∆vbe
，并得到i
ptat
电流，通过电流镜的复制在最终在输出之路r2上形成正温度系数电压在于之路上的双极性晶体管的发射极-基极电压求和得到输出的基准电压。如图2所示，所述带隙基准核心电路单元包括第一放大器、mos管m1、mos管m2、mos管m3、晶体管q1、晶体管q2、晶体管q3、电阻rcl1、电阻rcl2、电阻r1、电阻r2，mos管m1、mos管m2、mos管m3的源极接入预设电源电压，mos管m1、mos管m2、mos管m3的栅极相连接入第一放大器的输出端，mos管m1的漏极经电阻rcl1分别连接第一放大器的正相输入端、电阻r1的一端，电阻r1的另一端连接晶体管q1的发射极，mos管m2的漏极经电阻rcl2分别连接第一放大器的反相输入端、晶体管q2的发射极，晶体管q1、晶体管q2、晶体管q3的基极和集电极均接gnd，mos管m3的漏极经电阻r2与晶体管q3的发射极连接，并且mos管m3的漏极作为所述带隙基准核心模块输出端输出预设基准电压。
20.在核心电路中三个pmos管m1-m3作为电流镜，其长宽比均为相同，rcl1和rcl2的值与r2相同，其作用是为了减小pmos电流镜的沟道长度调制效应，使三个管子尽量处于相同的环境。三个晶体管q1，q2，q3均选择是pnp管，因为相比于npn管，标准cmos工艺一般用p型半导体作为衬底，pnp是标准cmos工艺中的寄生器件，制作较为容易，性能稳定。其中q1，q2中所含bjt的数量设置为8：1，这是为了之后的版图设计时，具有良好的匹配性。放大器的输入端是为了钳位电压，使x点与y点的电压相等。
21.所述的曲率修正电路单元是采用的是高阶曲率补偿来降低带隙基准源的温漂系数，来进一步减小温漂系数；由于基准核心电路采用的是经典的一阶温漂补偿电路，其中的ptat电流产生电路对于基准电压源中的一阶部分已经有一个有效的抵消，所以所提出的曲率修正电路主要是为了调整温漂函数中的高阶部分。同样是利用了放大器的钳制作用，将基准电压复制到a点，通过电阻r1产生理论上与温度无关的电流通过电流镜复制到q4所在的之路上，如图3所示，所述曲率修正电路单元包括第二放大器、mos管m5、mos管m6、电阻r3、电阻r4、晶体管q4，mos管m5、mos管m6的源极连接并接入预设电源电压，mos管m5、mos管m6的栅极相连并接入第二放大器的输出端，第二放大器的反相输入端接所述mos管m3的漏极，第二放大器的同相输入端分别连接mos管m5的漏极、电阻r3的一端，mos管m6的的漏极分别连接电阻r4的一端、晶体管q4的发射极，晶体管q4的基极和集电极、电阻r3的另一端接gnd，电阻r4的另一端与所述晶体管q3的发射极连接。
22.对于衡量运算放大器性能，一般通过以下几个指标来判断。
23.开环增益：开环增益是指运算放大器在没有反馈环路的情况下所得到的输出电压与输入电压的比值，开环增益越高负反馈精度越高，为了得到更好的效果，要求开环增益越大越好。
24.带宽：运算放大器的带宽是用来衡量放大器处理信号的范围的一个量，带宽的高低，表示了运算放大器能对多大频率的信号进行处理。当运放的开环增益从最大值av降到0.707av时所对应的频率称为3db带宽，当av降到0db时所对应的频率称为单位带宽。
25.相位裕度：相位裕度是描述一个负反馈系统是否稳定的量，其计算方法是当增益为0db时，放大器输出信号的相位与180
°
时间的差。一般来说所设计的运算放大器的相位裕度需要在60
°
以上才能保证整个电路的稳定。
26.进而所述第一放大器、第二放大器采用单级运算放大器。所述的运算放大器采用单级运算放大器，单级运放的好处在于能提高运放增益的同时，降低mos管的数量来保证功耗；所述第一放大器、第二放大器的运算放大器包括9个mos管分别为m7-m15，如图8所示，所述的m10、m11、m12源极互相连接后与vdd连接，m11与m12的栅极互相连接后与m13的漏极连接，m11的栅极与漏极连接，m12的漏极与m10的栅极以及m14的漏极连接后作为放大器输出端vout；m10的漏极与m7、m8的漏极以及m9和m15的栅极连接，m13的栅极与m7的栅极与vi+电压输入端连接，即作为放大器的同相输入端，m13与m14的源极互相连接后与m15的漏极连接，m14的栅极与m8的栅极连接后与vi-电压输入端连接，即作为放大器的反相输入端；m9的源极与m5源极与gnd连接。nmos管m7、m8与m13、m14几乎处于同一环境，这使得他们的漏端电压也几乎与m13、m14相同，这样使得pmos管m10与m11，m12的漏端电压近似，减少了沟道长度调制效应，短沟道效应等所引起的失配问题。
27.另外，所述带隙基准核心模块还包括启动电路单元，启动电路单元输入端与带隙基准核心模块输出端连接，启动电路单元输出端接入所述带隙基准核心电路单元，启动电路单元用于为所述带隙基准核心电路单元提供启动信号。如图6所示，所述启动电路包括反相器、mos管m4，所述带隙基准核心模块输出端接反相器的输入端，反相器的输出端接mos管m4的栅极，mos管m4的源极接地，mos管m4的漏极接入所述带隙基准核心电路单元， 即mos管m4的漏极接所述第一放大器的输出端。
28.所述的启动电路中，由于带隙基准电路在工作时有可能存在一个或者多个静态工作点，处于任何一个简并点，电路都是稳定的，但基准源电路工作需要的简并点往往只有一个，所以为了使电路摆脱非工作简并点，需要设计启动电路，并且在电路开始正常工作之后，启动电路可以自动关闭。当电路输出为低电位时，反相器控制m4导通，拉低m1，m2和m3管的栅极电压，使pmos管导通产生电流，是电路摆脱简并点开始正常工作，同时正常工作输出的带隙基准电压又可以通过反相器关闭m4管，使之不会影响电路正常工作。
29.所述的带隙基准电路的基准源在传统基准上增加了trim调节单元来改善基准源在制作工艺中产生的误差，同时增加曲率补偿电路来改进基准源的温漂表现；因此所述带隙基准核心模块还包括与所述带隙基准核心模块输出端连接的调节电路单元，即位于r2和m3的漏极之间，调节输出的预设基准电压。所述调节电路单元包括预设个数串联排布的电阻，每个电阻分别并联一个mos管。所述调节电路单元即trim调节单元位于r2和m3的漏极之间。所述的trim调节单元对未加入调修电路的带隙基准源的测量，确定因为误差导致的输出精度偏移量，确定调修电路所需要的阻值和精度。
30.具体的，在本实施例中，如图7所示，电阻串使用二进制编码的形式，通过控制mos管做成的开关电路来控制接入基准电路的总的电阻值，从而改变电阻大小；所述的电阻有6个，按照r,2r,4r,8r,16r,32r的顺序依次串联排列在一起；每一个电阻上方都并联有一个mos管做成的开关电路，每个电阻两端与mos的源极和漏极连接，开关电路之间互相串联。
31.因为电阻串的开关也是由mos管组成，本实施例中采用nmos管，在开关中也会有电流产生，为了减小调修电路trim中的漏电流（leakagecurrent）对输出电阻的影响，应将调
修电阻串放在输出级支路上。本实施例中，直接用控制位控制调节电路单元，t1~t6等效为调修控制电路的开关控制pin脚，即各mos管的栅极为pin脚，当pin脚为“1”时，表示r被短路，为“0”时表示r被接入电路中，调节输出级的电阻大小。通过控制pin脚的改变电阻值，从而做到提高带隙基准输出电压精度的作用。由此通过添加修调电路trim，可以有效地提高带隙基准输出电压精度，同时可以根据所需要的应用场景，调修出需要的输出，增大了芯片的应用场景。
32.带隙电压内部环路与trim调修电路构成了带隙基准核心电路单元，所述的启动电路与带隙基准核心电路采用一体化设计。
33.所述缓冲器模块包括一级缓冲器单元、二级缓冲器单元，预设基准电压经一级缓冲器单元进行增益放大，然后经二级缓冲器单元输出预设差分参考电压。
34.具体的，如图4所示，所述的一级缓冲器单元采用斩波放大器，斩波技术首先通过调制器，将还未输入放大器信号调制到高频，在输入放大器的同时，会和失调电压等误差进行叠加，经过放大器工作后，再经过解调器，将高频的信号重新解调回低频，同时低频的误差通过解调器被调制到高频，使用的两级放大器结构。其中斩波放大器的运用原理就是利用了斩波调制技术，通过调制和解调，斩波技术可以很好的将输入端的误差调制到高频，从而使输入误差得到很好的控制。斩波技术首先通过调制器，将还未输入放大器信号调制到高频，在输入放大器的同时，他会和失调电压等误差进行叠加，经过放大器工作后，再经过解调器，将高频的信号重新解调回低频，同时低频的误差通过解调器被调制到高频；图中fc代表fc法组装方式。
35.如图5所示，所述的二级缓冲器单元是将单端转差分；二级缓冲器单元采用的放大器为全差分放大器，并且通过将外部电阻器添加到全差分放大器中，用来设定增益。另外因为全差分放大器的正负输出是差分输出，所以相对于单端输出，它具有更大的摆幅，并且没有镜像极点的影响，它的闭环速度明显更快，这都是它相对于单端输出放大器的优势，并且基于全差分放大器输入端和输出端对应的四个引脚输出四个稳定的电流源为偏置电流，即全差分放大器正负输入端和正负输出端对应的四个引脚。在一个实施例中，最终输出一个vp为2.6v，vn为0.6v的差分电压，可以为后续adc的量化提供一个稳定的参考源。
36.综上所述的高性能带隙基准电路包括带隙基准核心模块和缓冲器模块，其中带隙基准核心模块中包含带隙基准核心电路模块，运算放大器，曲率修正电路模块，启动电路；缓冲器模块由两级构成，分别为一级缓冲器和二级缓冲器，提高基准源的负载功能的同时将单端参考源变为差分参考源。在一个实施例中，带隙基准电压源输出电压为1.2v，其温漂系数在-40~125℃控制在10ppm/℃以内，功耗低于500μw，且通过可以调节的电阻阵列的控制下，使得在面对制造过程中产生的误差，依然可以保持一个比较稳定的输出结构，在缓冲器的工作下，整个基准电压模块最终为adc提供一个稳定差分参考电压，同时输出四个稳定的电流源为偏置电流。
37.本发明设计了一种高性能带隙基准电路，本发明公开了一种高性能带隙基准电路，本电路通过启动电路进行启动，然后在通过核心电路模块输出经过曲率补充电路，降低温漂系数的基准电压，基准电压在通过一二级缓冲器进行输出，在一级缓冲器进行普通增益放大，提高负载能力，在二级缓冲器，将单端输出变为差分输出，提高电路的适用性；本发明通过设置高阶曲率补偿修正电路模块，能够降低电路的温漂系数，减少温漂对电路的影
响，从而提高电路的精度；还设置了一级和二级缓冲器，提高了本电路的负载能力，一级缓冲器采用斩波放大器，提高了基准源的输出负载能力；二级缓冲器采用全差分放大器作为缓冲器，将单端输出变为了差分输出；另外增加了trim调节单元，主要用于改善电路在制作时，由于制作工艺而产生的误差，确定电路调修说需要的阻值和精度，来减少误差，使得在面对制造过程中产生的误差，依然可以保持一个比较稳定的输出结构；另外在缓冲器的工作下，整个基准电压模块最终提供稳定差分参考电压，同时输出四个稳定的电流源为偏置电流。本电路属于低功耗电路，在提高电路精度的情况下，还能够降低电路整体功耗，能够运用于多种领域。
38.以上仅为本发明的较佳实施例，但并不限制本发明的专利范围，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明专利保护范围之内。