本公开的实施例涉及集成电路,具体地,涉及缓启动电路、低压差线性稳压器、芯片及电子设备。
背景技术:
1、低压差线性稳压器(low dropout regulator,简称ldo)被广泛应用于集成电路中,用于提供集成电路内部所需的电源电压。在ldo的启动阶段,期望ldo内部环路缓慢建立,以免ldo的输出产生较大的浪涌电流。因此,在ldo中可设置缓启动电路以帮助ldo缓慢启动。
技术实现思路
1、本文中描述的实施例提供了一种缓启动电路、低压差线性稳压器、芯片及电子设备。
2、根据本公开的第一方面,提供了一种缓启动电路。该缓启动电路包括:第一电流源电路、第二电流源电路、第一储能电路、第二储能电路、以及运算放大器。其中,第一电流源电路被配置为在来自第一电压端的第一电压的控制下生成第一电流,并经由第一节点向第一储能电路提供第一电流。第一储能电路被配置为存储来自第一电流的电荷以生成斜坡信号。运算放大器的第一输入端耦接第一节点。运算放大器的第二输入端耦接第二节点。运算放大器的输出端耦接第二电流源电路。第二电流源电路被配置为在运算放大器的输出信号和来自参考电压端的参考电压的控制下生成第二电流,并经由第二节点向第二储能电路提供第二电流。第二储能电路被配置为存储来自第二电流的电荷以在第二节点处生成缓启动信号。
3、在本公开的一些实施例中,第一电流源电路包括:第一晶体管。其中,第一晶体管的控制极耦接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接第一节点。
4、在本公开的一些实施例中,第二电流源电路包括:第二晶体管。其中,第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接参考电压端。第二晶体管的第二极耦接第二节点。
5、在本公开的一些实施例中,第一储能电路包括:第一电容器。其中,第一电容器的第一端耦接第一节点。第一电容器的第二端耦接第二电压端。
6、在本公开的一些实施例中,第二储能电路包括:第二电容器。其中,第二电容器的第一端耦接第二节点。第二电容器的第二端耦接第二电压端。
7、在本公开的一些实施例中,运算放大器的第一输入端是反相输入端。运算放大器的第二输入端是同相输入端。
8、根据本公开的第二方面,提供了一种缓启动电路。该缓启动电路包括:第一晶体管、第二晶体管、第一电容器、第二电容器、以及运算放大器。其中,第一晶体管的控制极耦接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接运算放大器的反相输入端和第一电容器的第一端。第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接参考电压端。第二晶体管的第二极耦接运算放大器的同相输入端和第二电容器的第一端。第一电容器的第二端耦接第二电压端。第二电容器的第二端耦接第二电压端。
9、根据本公开的第三方面,提供了一种低压差线性稳压器。该低压差线性稳压器包括:根据本公开的第一方面或第二方面所述的缓启动电路。
10、根据本公开的第四方面,提供了一种芯片。该芯片包括根据本公开的第三方面所述的低压差线性稳压器。
11、根据本公开的第五方面,提供了一种电子设备。该电子设备包括根据本公开的第四方面所述的芯片。
1.一种缓启动电路,包括:第一电流源电路、第二电流源电路、第一储能电路、第二储能电路、以及运算放大器,
2.根据权利要求1所述的缓启动电路,其中,所述第一电流源电路包括:第一晶体管,
3.根据权利要求1所述的缓启动电路,其中,所述第二电流源电路包括:第二晶体管,
4.根据权利要求1所述的缓启动电路,其中,所述第一储能电路包括:第一电容器,
5.根据权利要求1至4中任一项所述的缓启动电路,其中,所述第二储能电路包括:第二电容器,
6.根据权利要求1至4中任一项所述的缓启动电路,其中,所述运算放大器的所述第一输入端是反相输入端,所述运算放大器的所述第二输入端是同相输入端。
7.一种缓启动电路,包括:第一晶体管、第二晶体管、第一电容器、第二电容器、以及运算放大器,
8.一种低压差线性稳压器,包括:根据权利要求1-7中任一项所述的缓启动电路。
9.一种芯片,包括:根据权利要求8所述的低压差线性稳压器。
10.一种电子设备,包括:根据权利要求9所述的芯片。