一种mcu输入io口同步硬件失效检测电路
技术领域
1.本实用新型涉及安全类电控电路技术领域，尤其涉及一种mcu输入io口同步硬件失效检测电路。
背景技术：
2.随着科技越来越发达，很多制造技术都用上了自动化，然而自动化必然涉及到编程并通过mcu对外接设备进行控制，包括开启、关闭和设置参数等等。
3.其中包括了直接软件控制，主要是通过检测输入装置、如按键方波信号等进行电机的控制；
4.在检测输入端硬件(主要指mcu)失效时，其他的外围(外接)硬件无法检测到，在外围硬件出现故障的时候，容易导致危险事故的发生。
5.例如，在电机发生堵转或者伤人时，按键检测接口i/o失效，导致不能及时停机，从而导致电机烧毁或者人员的重伤。
技术实现要素：
6.本实用新型的目的是提供一种mcu输入io口同步硬件失效检测电路，旨在解决现有技术中，mcu输入io口同步硬件失效导致事故容易发生的问题。
7.本实用新型实施例提供了一种mcu输入io口同步硬件失效检测电路，包括：
8.控制芯片；
9.按键模块，连接所述控制芯片，所述按键模块用于在开或闭时为所述控制芯片提供不同状态下的按键输入，所述控制芯片用于检测所述按键输入并根据所述按键输入对输出进行赋值获得赋值输出；
10.逻辑芯片，连接所述控制芯片和所述按键模块，所述逻辑芯片用于根据所述按键输入和赋值输出，进行逻辑判断并输出逻辑结果；
11.控制开关，连接所述逻辑芯片，所述控制开关用于根据所述逻辑结果进行开或闭操作；
12.其中，所述控制开关连接所述控制芯片的复位引脚rst，通过所述控制开关的开或闭控制所述控制芯片的复位引脚rst的电位变化。
13.本实用新型实施例通过设置逻辑芯片，且逻辑芯片分别连接按键模块和控制芯片，即逻辑芯片可以同时监测按键模块的按键输入和控制芯片的赋值输出(赋值输出为控制芯片根据按键输入进行逻辑判断后的输出，在控制芯片检测按键输入的引脚出现故障时，赋值输出相应的也会出现异常)，并结合两者的值进行逻辑判断，在控制芯片检测按键输入的引脚出现故障时，能及时控制控制芯片的复位引脚rst的电平进行复位，进而禁止控制芯片对外接硬件输出，避免事故发生。
附图说明
14.为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1为本实用新型实施例提供的mcu输入io口同步硬件失效检测电路的信号传输框图；
16.图2为本实用新型实施例提供的mcu输入io口同步硬件失效检测电路的电路图。
具体实施方式
17.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
18.应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
19.还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
20.还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
21.请参阅图1-2，一种mcu输入io口同步硬件失效检测电路，包括：
22.控制芯片；
23.按键模块，连接所述控制芯片，所述按键模块用于在开或闭时为所述控制芯片提供不同状态下的按键输入，所述控制芯片用于检测所述按键输入并根据所述按键输入对输出进行赋值获得赋值输出；
24.逻辑芯片，连接所述控制芯片和所述按键模块，所述逻辑芯片用于根据所述按键输入和赋值输出，进行逻辑判断并输出逻辑结果；
25.控制开关，连接所述逻辑芯片，所述控制开关用于根据所述逻辑结果进行开或闭操作；
26.其中，所述控制开关连接所述控制芯片的复位引脚rst，通过所述控制开关的开或闭控制所述控制芯片的复位引脚rst的电位变化。
27.现实情况下，在逻辑芯片的用于检测按键输入的引脚出现故障时，即使按下按键，该引脚检测到的按键输入也不会有变化，导致复位引脚rst处的电平没有改变，进而导致没法及时控制控制芯片关闭输出，进而避免事故的发生。
28.在本实施例中，通过设置逻辑芯片，且逻辑芯片分别连接按键模块和控制芯片，即
逻辑芯片可以同时监测按键模块的按键输入和控制芯片的赋值输出(赋值输出为控制芯片根据按键输入进行逻辑判断后的输出，在控制芯片检测按键输入的引脚出现故障时，赋值输出相应的也会出现异常)，并结合两者的值进行逻辑判断，在控制芯片检测按键输入的引脚出现故障时，能及时控制控制芯片的复位引脚rst的电平进行复位，进而禁止控制芯片对外接硬件输出，避免事故发生。
29.在一实施例中，所述控制芯片为mcu；
30.所述mcu的p00_keycheck引脚连接所述按键模块，所述p00_keycheck引脚用于检测所述按键输入；
31.所述p00_keycheck引脚连接所述逻辑芯片；
32.所述mcu的p01_keyfollow引脚连接所述逻辑芯片，所述p01_keyfollow引脚根据p00_keycheck引脚检测到的所述按键输入获得赋值输出并输出。
33.在本实施例中，p00_keycheck引脚为检测按键输入的引脚；p01_keyfollow引脚为赋值输出的引脚。
34.在p00_keycheck引脚故障的情况下，不管是否按下按键，p00_keycheck引脚将会持续检测到高电平或低电平，即1或0，而p01_keyfollow引脚会根据p00_keycheck引脚而对应输出赋值输出高电平或低电平。
35.在一实施例中，所述按键模块包括按键和第一电阻r1，所述按键一端接地，所述按键的另一端分别连接所述p00_keycheck引脚和所述第一电阻r1的一端；
36.所述第一电阻r1的另一端连接高电平输入。
37.在本实施例中，按键在没有按下时，p00_keycheck引脚检测到的按键输入为高电平，p01_keyfollow引脚输出高电平，在按键按下时，p00_keycheck引脚检测到的按键输入为低电平，p01_keyfollow引脚输出低电平。
38.第一电阻r1为避免短接。
39.优选的，在p00_keycheck引脚检测到高电平时，p01_keyfollow引脚的赋值输出为高电平，即两者维持同样的电平；在p00_keycheck引脚检测到低电平时，p01_keyfollow引脚的赋值输出为低电平。
40.在一实施例中，所述逻辑芯片为异或逻辑芯片。
41.在本实施例中，将逻辑芯片设置为异或逻辑，在按键输入和赋值输出位于不同的电位时，逻辑芯片将会输出高电平，控制控制开关的开或闭，进而控制控制芯片复位。
42.在一实施例中，所述逻辑芯片的第一信号输入a脚连接所述p00_keycheck引脚，所述逻辑芯片的第二信号输入b脚连接所述p01_keyfollow引脚，所述逻辑芯片的逻辑输出p脚(信号输出端)连接所述控制开关的控制端。
43.具体的，正常情况下：
44.1)按键没按下，通过控制芯片检测p00_keycheck引脚电平为高电平即p00＝1，此时p01_keyfollow引脚的赋值输出p01＝1，即p01＝p00＝1；
45.2)逻辑芯片通过第一信号输入a脚、第二信号输入b脚输入(第一信号输入a脚高电平、第二信号输入b脚高电平)，此时逻辑输出p脚输出低电平，控制芯片不复位，控制芯片的output引脚不输出，电机不转动，软件功能正常。
46.3)按键按下，通过控制芯片检测p00_keycheck引脚电平为低电平即p00＝0，此时
p01_keyfollow引脚的赋值输出p01＝0，即p01＝p00＝0；
47.4)逻辑芯片通过第一信号输入a脚、第二信号输入b脚输入(第一信号输入a脚低电平、第二信号输入b脚低电平)，此时逻辑输出p脚输出低电平，控制芯片不复位，控制芯片的output引脚不输出，电机不转动，软件功能正常。
48.具体的，第一种异常流程下(p00_keycheck引脚损坏，控制芯片检测总为p00＝1)：
49.1)按键没按下，通过控制芯片检测p00_keycheck引脚电平为高电平，即p00＝1，此时p01_keyfollow引脚的赋值输出p01＝1，即p01＝p00＝1；
50.2)逻辑芯片通过第一信号输入a脚、第二信号输入b脚输入(第一信号输入a脚高电平、第二信号输入b脚高电平)，此时逻辑输出p脚输出低电平，控制芯片不复位，控制芯片的output引脚不输出，电机不转动，软件功能正常。
51.3)按键按下，通过控制芯片检测p00_keycheck引脚电平仍为高电平即p00＝1(已损坏)，此时p01_keyfollow引脚的赋值输出p01＝1，即po1＝p00＝1；
52.4)逻辑芯片通过第一信号输入a脚、第二信号输入b脚输入(实际为第一信号输入a脚高电平、第二信号输入b脚低电平)，此时逻辑输出p脚输出高电平，控制芯片复位，控制芯片的output引脚不输出，硬件锁定(安全)。
53.此处的按键作为复位按键。
54.具体的，第二种异常流程下(p00_keycheck引脚损坏，控制芯片检测总为p00＝0)：
55.1)按键没按下，通过控制芯片检测p00_keycheck引脚电平为低电平，即p00＝0(损坏)，此时p01_keyfollow引脚的赋值输出p01＝0，即p01＝p00＝0；
56.2)逻辑芯片通过第一信号输入a脚、第二信号输入b脚输入(第一信号输入a脚低电平、第二信号输入b脚高电平)，此时逻辑输出p脚输出高电平，控制芯片复位，控制芯片的output引脚不输出，硬件锁定(安全)。
57.该种情况下，将会自动复位。
58.在一实施例中，所述控制开关的控制端和所述逻辑芯片之间设置有延迟模块。
59.在本实施例中，延迟模块的作用是产生延时，使得软件有足够的时间检测p00_keycheck引脚和对p01_keyfollow引脚赋值，从而不会因为润健检测的时间差导致误判。
60.在一实施例中，所述延迟模块包括第一电容c1和第二电阻r2，所述第一电容c1的一端接地，所述第一电容c1的另一端分别连接所述控制开关的控制端和所述第二电阻r2的一端，所述第二电阻r2的另一端连接所述逻辑芯片的信号输出端。
61.在本实施例中，第一电容c1和第二电阻r2的作用是产生一个t＝rc≈500ms的延时。
62.在一实施例中，所述控制开关为npn三级管，所述控制开关的控制端连接所述逻辑芯片，所述控制开关的发射极接地，所述控制开关的集电极分别连接高电平输入和所述控制芯片的复位引脚rst。
63.在本实施例中，将控制开关设置成npn三极管，在控制开关的控制端为低电平时截止，此时由于高电平输出而使得控制芯片的复位引脚rst为高电平，不进行复位；
64.在控制开关的控制端为高电平时导通，控制芯片的复位引脚rst被钳位至低电平，并进行复位。
65.在一实施例中，还包括第三电阻r3，所述逻辑芯片的第一信号输入a脚连接所述第
三电阻r3的一端，所述第三电阻r3的另一端连接高电平输入。
66.在本实施例中，第三电阻r3为引脚保护电阻，避免引脚电位太高。
67.在一实施例中，还包括第四电阻r4和第五电阻r5，所述第四电阻r4的一端连接所述第二电阻r2的一端，所述第四电阻r4的另一端分别连接所述控制开关的控制端和所述第五电阻r5的一端，所述第五电阻r5的另一端接地。
68.在本实施例中，第四电阻r4和第五电阻r5为npn三极管的自带内阻。
69.在一实施例中，还包括第六电阻r6、第七电阻r7和第二电容c2，所述第六电阻r6的一端分别连接所述第七电阻r7的一端和所述控制开关的集电极，所述第六电阻r6的另一端连接高电平输入，所述第七电阻r7另一端分别连接所述第二电容c2的一端和所述控制芯片的复位引脚rst，所述第二电容c2的另一端接地。
70.在本实施例中，第六电阻r6为上拉电阻，第七电阻r7和第二电容c2组成rc滤波电路。
71.以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。