一种快速响应无输出电容的三环数字LDO电路

本发明涉及集成电路，具体涉及一种快速响应无输出电容的三环数字ldo电路。

背景技术：

1、随着集成电路领域的发展，ldo(低压差线性稳压器)也被应用于各种各样的系统性的芯片，比如生物医学芯片和射频芯片等等，为系统中的各个模块体统不受工艺、温度和电源电压影响的稳定的电压。与传统的模拟ldo相比较，数字ldo可以在更低的输入电压下工作，而且随着工艺的升级可以更好的更新换代，但是其缺点就是瞬态响应较慢。近几年来对于数字ldo的研究主要在于性能参数的提高，如：瞬态响应、功耗、纹波和恢复时间等。在现有数字ldo技术中，提高瞬态响应的方法主要有两种：一种是增大功率管的尺寸，这种方法可以是每次调节的步长变大，减少调节次数，从而提高瞬态响应，但同时输出波形的纹波也会随之增大；另一种就是提高时钟的频率，此方法可以使调节的速度变快，但同时电路的整体功耗也会增加。

技术实现思路

1、本发明所要解决的是数字ldo中存在的纹波大，瞬态响应慢和需要输出电容的问题，提供一种快速响应无输出电容的三环数字ldo电路。

2、为解决上述问题，本发明是通过以下技术方案实现的：

3、一种快速响应无输出电容的三环数字ldo电路，其特征是，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组mos管阵列构成；动态比较器的2个输入端分别接参考电压vref和数字ldo电路的输出端，其使能控制端接总时钟信号clk；第一控制模块的3个输入端分别接第一参考电压vref1、第二参考电压vref2和数字ldo的输出端，其使能控制端接总时钟信号clk；第二控制模块的7个输入端分别接第三参考电压vref3、第四参考电压vref4、第五参考电压vref5、第六参考电压vref6、第七参考电压vref7、第八参考电压vref8和数字ldo的输出端；延时模块的输入端接总时钟信号clk，延时模块的输出端接第一二选一选择器的第二输入端和第二二选一选择器的第一输入端；第一二选一选择器的第一输入端和第二二选一选择器的第二输入端接地；第一二选一选择器和第二二选一选择器的使能控制端接第一控制模块的输出端；20位双向移位寄存器的4个输入端分别接动态比较器的输出端、第二控制器的输出端、第一二选一选择器的输出端和第二或门的输出端；进退位模块的2个输入端分别接第一二选一选择器的输出端和20位双向移位寄存器的输出端；进退位模块的2个输出端分别接第一或门的2个输入端；第一或门的输出端和第二二选一选择器的输出端分别接第二或门的2个输入端；16位双向移位寄存器的3个输入端分别接第二二选一选择器的输出端、动态比较器的输出端和第一或门的输出端；3组mos管阵列分别为l组mos管阵列、m组mos管阵列和s组mos管阵列；l组mos管阵列包括6个尺寸相同的mos管，m组mos管阵列包括16个尺寸相同的mos管，s组mos管阵列包括20个尺寸相同的mos管；l组mos管阵列的mos管的尺寸大于m组mos管阵列的mos管的尺寸，m组mos管阵列的mos管的尺寸大于s组mos管阵列的mos管的尺寸；l组mos管阵列的所有mos管的栅极同时与第二控制模块的输出端连接，m组mos管阵列的所有mos管的栅极同时与16位双向移位寄存器的输出端连接，s组mos管阵列的所有mos管的栅极同时与20位双向移位寄存器的输出端连接；l组mos管阵列的所有mos管的源极、m组mos管阵列的所有mos管的源极和s组mos管阵列的所有mos管的源极接电源电压；l组mos管阵列的所有mos管的漏极、m组mos管阵列的所有mos管的漏极和s组mos管阵列的所有mos管的漏极形成数字ldo电路的输出端。

4、上述方案中，第一参考电压vref1大于第二参考电压vref2。

5、上述方案中，l组mos管阵列、m组mos管阵列和s组mos管阵列的mos管尺寸的比例为l：m：s＝16：8：1。

6、与现有技术相比，本发明具有如下特点：

7、1、采用了三环调节技术，减小了纹波和总体的功耗。

8、2、采用了一个异步循环，极大的提高了电路的瞬态响应。

9、3、未使用输出电容，极大的减小了版图的面积。

技术特征：

1.一种快速响应无输出电容的三环数字ldo电路，其特征是，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组mos管阵列构成；

2.根据权利要求1所述的一种快速响应无输出电容的三环数字ldo电路，其特征是，第一参考电压vref1大于第二参考电压vref2。

3.根据权利要求1所述的一种快速响应无输出电容的三环数字ldo电路，其特征是，l组mos管阵列、m组mos管阵列和s组mos管阵列的mos管尺寸的比例为l：m：s＝16：8：1。

技术总结
本发明公开一种快速响应无输出电容的三环数字LDO电路，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成。本发明采用的是两个同步循环和一个异步循环的三环结构，通过三个循环控制三组MOS管阵列，对数字LDO的输出OUT进行调节，并且去除了输出电容，减小了纹波和总体的功耗、提高了电路的瞬态响应以及节省了芯片的面积。

技术研发人员：段吉海,周光祥,李冀,韦保林,徐卫林,韦雪明,岳宏卫
受保护的技术使用者：桂林电子科技大学
技术研发日：
技术公布日：2024/1/15