运动模拟器嵌入式实时控制系统的制作方法
【专利摘要】本发明提供了一种运动模拟器嵌入式实时控制系统，属于运动控制技术领域。所述系统包括：主控制器、ARM处理器、数模转换接口和外部输入输出接口；所述主控制器与所述ARM处理器连接，所述主控制器通过预定总线与所述数模转换接口和所述外部输入输出接口连接。本发明通过主控制器与ARM处理器进行实时通信，并由ARM处理器根据采集的驱动器参数实时通过闭环控制算法获取控制量，以完成对驱动器的闭环控制，不仅结构简单、成本较低，而且具有较高的控制精度。
【专利说明】
运动模拟器嵌入式实时控制系统
技术领域
[0001]本发明涉及一种运动模拟器嵌入式实时控制系统，属于运动控制技术领域。
【背景技术】
[0002]运动控制技术是推动新的技术革命和新的产业革命的关键技术。运动控制技术能够快速发展有两大主因:其一是得益于计算机、高速数字处理器、自动控制、网络技术的发展;其二是有庞大的市场需求。近年来，随着运动控制技术的不断进步和完善，运动控制器作为一个独立的工业自动化控制类产品，已经被越来越多的产业领域接受，并且它已经达到一个引人瞩目的市场规模。已有的运动控制器从结构上主要分为如下三大类:基于计算机标准总线的运动控制器、Soft型开放式运动控制器、嵌入式结构的运动控制器。目前，基于嵌入式结构的运动控制器的控制系统已经成为发展的新潮流。
[0003]ARM(Advanced RISC Machine)是一种具有强大的运算功能的处理器，在伺服控制中得到了越来越广泛的应用。基于ARM技术的运动控制器，可以实现复杂的控制算法，并能够保证系统的实时性，不仅集成度较高，同时还可以提高设计效率。但是现在存在的问题主要是现有的嵌入式运动控制器普遍据有较强的专用性，无法在系统中实现通用，因而目前多数的控制系统都是通过工控机实现的，其主要的缺点是体积和占用的空间较大，成本也较高，并且较慢的通信速度也无法保证控制系统的控制精度。
【发明内容】
[0004]本发明为解决现有的运动控制技术存在的体积和占用的空间较大、成本较高以及控制精度较差的问题，进而提出了一种运动模拟器嵌入式实时控制系统，具体包括如下的技术方案:
[0005]运动模拟器嵌入式实时控制系统，包括:主控制器、ARM处理器、数模转换接口和外部输入输出接口；所述主控制器与所述ARM处理器连接，所述主控制器通过预定总线与所述数模转换接口和所述外部输入输出接口连接。
[0006]在本发明所述的运动模拟器嵌入式实时控制系统中，所述ARM处理器采用基于ARMCortex-M4内核的32位处理器STM32F407芯片。
[0007]在本发明所述的运动模拟器嵌入式实时控制系统中，所述主控制器通过可变静态存储控制器接口与所述ARM处理器连接。
[0008]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括外部存储模块，所述外部存储模块通过可变静态存储控制器接口与所述ARM处理器连接。
[0009]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括显示模块，所述显示模块通过液晶显示接口与所述ARM处理器连接。
[0010]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括串口通信模块，所述串口通信模块通过串行通信接口与所述ARM处理器连接。
[0011]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括网络通信模块，所述网络通信模块通过以太网接口与所述ARM处理器连接。
[0012]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括编码器信号输入模块和信号变换模块，所述编码器信号输入模块的信号输出端与所述信号变换模块的信号输入端连接，所述信号变换模块的信号输出端与所述主控制器的编码信号输入端连接。
[0013]在本发明所述的运动模拟器嵌入式实时控制系统中，所述系统还包括编码器信号输出模块，所述编码器信号输出模块的信号输入端与所述主控制器的编码信号输出端连接。
[0014]本发明的有益效果是:通过主控制器与ARM处理器进行实时通信，并由ARM处理器根据采集的驱动器参数实时通过闭环控制算法获取控制量，以完成对驱动器的闭环控制，不仅结构简单、成本较低，而且具有较高的控制精度。
【附图说明】
[0015]图1是以示例的方式示出了运动模拟器嵌入式实时控制系统的结构图。
[0016]图2是以示例的方式示出了主控制器与数模转换接口连接的电路结构图。
[0017]图3是以示例的方式示出了主控制器与外部输入输出接口连接的电路结构图。
[0018]图4是以示例的方式示出了主控制器与ARM处理器连接的电路结构图。
[0019]图5是以示例的方式示出了外部存储模块的电路结构图。
[0020]图6是以示例的方式示出了显示模块的电路结构图。
[0021 ]图7是以示例的方式示出了网络通讯模块的电路结构图。
[0022]图8是以示例的方式示出了主控制器与编码器信号输入模块、信号变换模块及编码器信号输出模块连接的电路结构图。
[0023]图9是实施例一提供的运动模拟器嵌入式实时控制系统的结构图。
【具体实施方式】
[0024]结合图1所示，本实施例提出的运动模拟器嵌入式实时控制系统包括:主控制器1、ARM处理器2、数模转换接口 3和外部输入输出接口 4 ；主控制器I与ARM处理器2连接，主控制器I通过预定总线5与数模转换接口 3和外部输入输出接口 4连接。
[0025]其中，主控制器I可米用FPGA(Field Programmable Gate Array，现场可编程门阵列);ARM处理器2可采用基于Cortex-M4的ARM芯片STM32F407，该芯片具有较多的片上资源，包括FSMC(Flexible Static Memory Controller，可变静态存储控制器)接口和以太网MAC(Media Access Control，媒体介入控制层)控制器等，并且增加了浮点运算的功能，可以满足大多数工业控制的需求;通过外部连接给主控制器I的5V和正负15V的电源以及编码器信息，即可使主控制器I正常工作，按照给定的规律完成控制算法，并将控制量传递给驱动器，驱动电机的运行，同时驱动器还可将电机运行的状态反馈给主控制器I，当出现错误的时候，主控制器I会输出伺服终止信号，通过该伺服终止信号的输出以保护整个电路。
[0026]如图2所示，ARM处理器2计算获得的控制量可通过FSMC接口传给主控制器I，主控制器I再将得到的控制量发送给数模转换接口 3，数模转换接口 3再将该控制量由数字量转换成模拟量，最终由数模转换接口 3将转换得到的模拟控制量发送给驱动器。
[0027]如图3所示，主控制器I通过外部输入输出接口 4发送给驱动器的数据还包括输入输出(I/O)状态，具体可以包括驱动器运行状态信息；同时驱动器反馈给主控制器I的I/O信息也是通过外部输入输出接口4发送的，主要包括伺服ON信息以及其它的控制信息。
[0028]在一可选实施例中，如图4所示，主控制器I通过FSMC接口与ARM处理器2连接。由于ARM处理器2需要完成闭环控制算法的计算，而在计算过程中需要从主控制器I获取角度信息，为了减轻ARM处理器2的负担，对于编码器信号的采集和处理在主控制器I上完成，而主控制器I和ARM处理器2之间可通过FSMC接口以及地址线和数据线进行模块的选择和数据的交换。ARM处理器2在获得正确的角度信息之后，就可在定时器中断处理函数中完成闭环控制算法，最终得到控制量的输出值，从而显著提高了运行的实时性。
[0029]在一可选实施例中，如图5所示，所述系统还可以包括外部存储模块，该外部存储模块通过FSMC接口与ARM处理器2连接。该外部存储模块的芯片可采用IS62WV51216芯片，该芯片有IM字节的存储量，能够扩展ARM处理器2的内存，以满足对大内存程序的需要；同时还可将运行得到的数据暂时保存在该外部存储模块中，当需要数据的时候再将该外部存储模块中的数据一次性的传给上位机，并且保存成M文件，这样就可以方便的利用matlab绘制取型曲线，以方便调试。
[0030]在一可选实施例中，如图6所示，所述系统还可以包括显示模块7，该显示模块7通过液晶显示接口与ARM处理器2连接。当主控制器I接收到上位机传来的指令，为了提示得到正确的指令，在调试的时候可以将得到的数据显示在显示模块7连接的液晶显示屏上，从而验证主控制器I和ARM处理器2之间通讯是否正常，同时也可将电机运行的状态显示在液晶显示屏上。
[0031 ]在一可选实施例中，如图9所示，所述系统还可以包括串口通信模块8，该串口通信模块8通过串行通信接口与ARM处理器2串连接。本实施例通过一路232串口和一路485接口进行扩展，可以在后面的使用中扩展系统的通讯接口。
[0032]在一可选实施例中，如图7所示，所述系统还包括网络通信模块9，该网络通信模块9通过以太网接口与ARM处理器2连接。采用以太网接口 9可实现上位机和ARM处理器2之间的通讯，由于ARM处理器2芯片自带以太网MAC层控制器，要实现与上位机的通讯还需要扩展外部PHY芯片，本实施例采用LAN8720A作为PHY芯片，与ARM处理器2通过RMII(Reduced MediaIndependent Interface，简化媒体独立接口)连接，以减少连接接口的数量，同时ARM处理器2还可以通过SMI(Serial Management Interface，串行管理接口)对上位机进行配置。上位机传来的数据通过网络通信模块9传至ARM处理器2，在ARM处理器2内部采用LWIP(LightWeight IP，轻型IP)协议对数据进行解析，从而得到上位机传来的指令。
[0033]在一可选实施例中，如图8所示，所述系统还可以包括编码器信号输入模块10、信号变换模块11和编码器信号输出模块12，该编码器信号输入模块10的信号输出端与该信号变换模块11的信号输入端连接，该信号变换模块11的信号输出端与该主控制器I的编码信号输入端连接，该编码器信号输出模块12的信号输入端与该主控制器I的编码信号输出端连接。其中，编码器信号输入模块10可采用DS26LS31芯片，编码器信号输出模块12可采用DS26LS32芯片。角度信息是从绝对式编码器中得到的，主控制器I分别通过DS26LS32芯片和DS26LS31芯片与绝对式编码器进行连接，将绝对式编码器的信息采集到主控制器I内部，进行逻辑的处理和角度信息的提取，并进行CRC(Cyclic Redundancy Code，循环冗余码校验)，最终输出正确的角度信息。
[0034]采用本实施例提出的技术方案，通过主控制器与ARM处理器进行实时通信，并由ARM处理器根据采集的驱动器参数实时通过闭环控制算法获取控制量，以完成对驱动器的闭环控制，不仅结构简单、成本较低，而且具有较高的控制精度。
[0035]下面通过具体的实施例对本发明提出的运动模拟器嵌入式实时控制系统进行详细说明。
[0036]实施例一
[0037]本实施例提出的运动模拟器嵌入式实时控制系统采用ARM+FPGA的架构实现对转台控制系统的闭环控制。如图9所示，该系统包括主控制器1、ARM处理器2、数模转换接口 3、外部输入输出接口 4、外部存储模块、显示模块7、串口通信模块8、网络通信模块9、编码器信号输入模块10、信号变换模块11和编码器信号输出模块12;外部存储模块6、显示模块7、串口通信模块8和网络通信模块9分别与ARM处理器2的IXD接口、FSMC接口、串行通讯接口和以太网接口连接;ARM处理器2与主控制I通过FSMC接口连接，实现相互之间的通讯;数模转换接口 3、外部输入输出接口 4、信号变换模块11和编码器信号输出模块12分别与主控制器I的相应端口连接，在ARM处理器2完成闭环控制算法，该算法计算获得的控制量可通过主控制器I传递给数模转换接口 3，最终将控制量传递给驱动器，同时驱动器将电机的运动状态通过外部输入输出接口4反馈给主控制器I，并由主控制器I反馈给ARM处理器2，最终完成闭环控制。
[0038]为了实现对系统的实时控制，本实施例采用的是实时操作系统uC/OS-1I以实现统一的任务调度和外围设备管理，uC/OS-1I是一个可以基于ROM运行的、可裁剪的、抢占式、实时多任务内核，具有高度的可移植性，特别适合于微处理器和控制器，是和很多商业操作系统性能相当的实时操作系统。
[0039]另外，对于编码器信号的采集，为了减轻ARM处理器2的负担，对于编码器信号的采集和处理在主控制器I上完成，而主控制器I和ARM处理器2之间通过FSMC来完成数据的交换，从而提高了运行的实时性。
[0040]为了使系统设计简单，本实施例提供的系统实现了明确的分工，主要包括:
[0041]对于通信和控制算法的处理。ARM处理器2主要负责网络通讯和控制算法的完成。网络通讯利用ARM处理器2自带的MAC控制器，外面配置上PHY芯片LAN8720A，二者之间通过RMII接口连接，从而减少了对ARM处理器2的端口的使用，同时采用SMI接口完成对PHY芯片的配置，从而实现对网口处理的简化。同时控制算法利用ARM处理器2的32位定时器来完成，定时精度高，可以准确实现控制周期。
[0042]对于外围接口的控制。利用主控制器I的数字逻辑处理能力实现对编码器信号的采集;并且数模转换接口 3和外部输入输出接口 4也直接连接在主控制器I上，ARM处理器2通过FSMC的地址线和数据线对主控制器I内的模块实现数据的读写。
[0043]为了实现对数据的实时的保存，本实施例提供的系统利用ARM处理器2的FSMC接口扩展了外部存储模块，该模块可采用IS62WV51216芯片，该芯片可以存储IM字节的数据，在程序运行的同时，可以将数据保存在外部存储模块上，然后在需要数据的时候一次性将数据返回。
[0044]本实施例提供的系统采用网络总线通信接口实现上位机与ARM处理器2通信，数模转换接口 3将ARM处理器2输出的数字式控制量转换成-1OV至+1V范围的模拟电压信号输出，作为电机驱动器的控制信号;利用编码器信号输入模块10和信号变换模块11将编码器输出的差分信号转换为单端信号，供主控制器I内的编码器信号处理电路进行处理;考虑到主控制器I的实际功能需求和可扩展性，可通过8路数字输入输出通道使输入和输出均经过光电隔离电路，以提高系统抗干扰性。
[0045]采用本实施例提出的技术方案，通过主控制器与ARM处理器进行实时通信，并由ARM处理器根据采集的驱动器参数实时通过闭环控制算法获取控制量，以完成对驱动器的闭环控制，不仅结构简单、成本较低，而且具有较高的控制精度。
[0046]本【具体实施方式】是对本发明的技术方案进行清楚、完整地描述，其中的实施例仅仅是本发明的一部分实施例，而并不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有经过创造性劳动的前提下所获得的所有其它实施方式都属于本发明的保护范围。
【主权项】
1.运动模拟器嵌入式实时控制系统，其特征在于，包括:主控制器、ARM处理器、数模转换接口和外部输入输出接口；所述主控制器与所述ARM处理器连接，所述主控制器通过预定总线与所述数模转换接口和所述外部输入输出接口连接。2.如权利要求1所述的运动模拟器嵌入式实时控制系统，其特征在于，所述ARM处理器采用基于ARM Cortex-M4内核的32位处理器STM32F407芯片。3.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述主控制器通过可变静态存储控制器接口与所述ARM处理器连接。4.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括外部存储模块，所述外部存储模块通过可变静态存储控制器接口与所述ARM处理器连接。5.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括显示模块，所述显示模块通过液晶显示接口与所述ARM处理器连接。6.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括串口通信模块，所述串口通信模块通过串行通信接口与所述ARM处理器连接。7.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括网络通信模块，所述网络通信模块通过以太网接口与所述ARM处理器连接。8.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括编码器信号输入模块和信号变换模块，所述编码器信号输入模块的信号输出端与所述信号变换模块的信号输入端连接，所述信号变换模块的信号输出端与所述主控制器的编码信号输入端连接。9.如权利要求1或2所述的运动模拟器嵌入式实时控制系统，其特征在于，所述系统还包括编码器信号输出模块，所述编码器信号输出模块的信号输入端与所述主控制器的编码信号输出端连接。
【文档编号】G05B19/414GK105955205SQ201610326038
【公开日】2016年9月21日
【申请日】2016年5月17日
【发明人】马广程, 张寒冰, 夏红伟, 王常虹, 解伟男
【申请人】哈尔滨工业大学