接所述运算放大器AMP1的负输入端，所述PMOS 管MP2的漏极连接所述运算放大器AMP1的正输入端；所述电阻R0的一端连接所述运算放 大器AMP1的正输入端，另一端接所述PNP管Q1的发射极；所述PNP管Q0的发射极连接所 述运算放大器AMP1的负输入端，所述PNP管Q0和所述PNP管Q1的基极、集电极接地。
[0037] 所述的高阶补偿带隙基准电路包括运算放大器AMP2、PMOS管MP3、PMOS管MP4、 PMOS管MP5、PNP管Q2、PNP管Q3、PNP管Q4、PNP管Q5、电阻R1、电阻R2、电阻R3、电阻R4、 电阻R10、NM0S管MN1、NM0S管MN2 ;
[0038] 所述PMOS管MP3、所述PMOS管MP4和所述PMOS管MP5的源极接直流电源，栅极接 所述运算放大器AMP1的输出端，所述PMOS管MP3的漏极连接所述PNP管Q2的发射极，所 述PMOS管MP4的漏极连接所述PNP管Q3的发射极；所述PNP管Q3的基极连接所述PNP管 Q2的发射极，所述PNP管Q3的集电极接地，所述PNP管Q2的基极、集电极接地；所述PMOS 管MP5的漏极连接所述NM0S管丽2的漏极，所述NM0S管丽1、所述NM0S管丽2的栅极接所 述NM0S管丽2的漏极，所述NM0S管丽1与所述NM0S管丽2的源极接地，所述NM0S管丽1 的漏极接电阻R10的一端，所述电阻R10的另一端连接所述运算放大器AMP2的负输入端； 电阻R3的一端连接所述PNP管Q3的发射极，所述电阻R3的另一端连接所述PNP管Q4的 发射极，所述PNP管Q5的发射极连接所述运算放大器AMP2的正输入端，所述PNP管Q4与 所述PNP管Q5的基极、集电极接地；所述电阻R1的一端连接所述PNP管Q4的发射极，另一 端连接所述运算放大器AMP2的负输入端，所述电阻R4的一端连接所述运算放大器AMP2的 负输入端，所述电阻R2的一端连接所述运算放大器AMP2的正输入端，所述电阻R4的另一 端、所述电阻R2的另一端和所述运算放大器AMP2的输出端构成基准电压VREF的输出端。
[0039]所述启动电路一，包括PMOS管MP6、PMOS管MP7、NM0S管MN3、NM0S管MN4、NM0S 管丽5 ;
[0040] 所述PMOS管MP6和所述PMOS管MP7的源极接直流电源，所述PMOS管MP6的栅极 接所述运算放大器AMP1的输出端，所述PMOS管MP7的栅极接地，所述PMOS管MP6的漏极 连接所述NM0S管MN3的漏极，所述PMOS管MP7的漏极连接所述NM0S管MN4的漏极，所述 NM0S管MN3和所述NM0S管MN4的栅极接所述NM0S管MN3的漏极，所述NM0S管MN3和所述 NM0S管MN4的源极接地，所述NM0S管MN5的栅极连接所述NM0S管MN4的漏极，所述NM0S 管丽5的漏极连接运算放大器AMP1的输出端，所述NM0S管丽5的源极接地。
[0041] 所述启动电路二包括PMOS管MP8、PM0S管MP9，NM0S管MN6、NM0S管MN7、电阻R5 ;
[0042] 所述PMOS管MP8和所述PMOS管MP9的源极接直流电源，所述PMOS管MP8和所述 PMOS管MP9的栅极接运算放大器AMP1的输出端，所述PMOS管MP8的漏极连接所述NM0S管 MN6的漏极，所述PMOS管MP9的漏极连接所述NM0S管MN7的漏极，所述NM0S管MN6的栅极 连接所述NM0S管MN7的漏极，所述NM0S管MN6的源极接运算放大器AMP2的正输入端，所 述NM0S管MN7的栅极连接运算放大器AMP2的输出端，所述NM0S管MN7的源极接电阻R5 的一端，电阻R5的另一端接地。
[0043] 所述三极管基的零温度特性集电极电流是由两个VBE叠加再减去一个VBE的电压 加在电阻两端产生的负温度系数电流与三极管基-射极电压之差AVBE在电阻上产生的 正温度系数电流相加而成，其温度特性不受输出支路电流镜失配和输出电阻温度特性的影 响。
[0044] 本实用新型的工作原理分析如下：
[0045] VBE的具体表达式如下：
[0046]
【主权项】
1. 一种基于VBE线性化的低温漂带隙基准电压源，其特征在于：包括PTAT电流产生电 路，高阶补偿带隙基准电路，启动电路一和启动电路二； 所述PTAT电流产生电路，用于产生所述高阶补偿带隙基准电路的偏置电压和PTAT电 流； 所述高阶补偿带隙基准电路，通过具有不同温度特性的电流流经集电极的三极管 基-射极电压VBE之差构建非线性项，再与VBE叠加，抵消其中的非线性项，输出高阶补偿 的带隙基准电压； 所述的启动电路一，用于产生所述PTAT电流产生电路的启动电流，避免电路在上电后 进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗； 所述的启动电路二，用于产生所述高阶补偿带隙基准电路的启动电流，避免电路在上 电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗。
2. 根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所 述PTAT电流产生电路包括运算放大器AMPUPMOS管MPUPMOS管MP2、PNP管QO、PNP管Ql 以及电阻RO ; 所述PMOS管MPl和所述PMOS管MP2的源极接直流电源，栅极接所述运算放大器AMPl 的输出端，所述PMOS管MPl的漏极连接所述运算放大器AMPl的负输入端，所述PMOS管 MP2的漏极连接所述运算放大器AMPl的正输入端；所述电阻RO的一端连接所述运算放大 器AMPl的正输入端，另一端接所述PNP管Ql的发射极；所述PNP管QO的发射极连接所述 运算放大器AMPl的负输入端，所述PNP管QO和所述PNP管Ql的基极、集电极接地。
3. 根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所 述的高阶补偿带隙基准电路包括运算放大器AMP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、 PNP 管 Q2、PNP 管 Q3、PNP 管 Q4、PNP 管 Q5、电阻 R1、电阻 R2、电阻 R3、电阻 R4、电阻 RKKNM0S 管 MNUNM0S 管 MN2 ; 所述PMOS管MP3、所述PMOS管MP4和所述PMOS管MP5的源极接直流电源，栅极接所 述运算放大器AMPl的输出端，所述PMOS管MP3的漏极连接所述PNP管Q2的发射极，所述 PMOS管MP4的漏极连接所述PNP管Q3的发射极；所述PNP管Q3的基极连接所述PNP管Q2 的发射极，所述PNP管Q3的集电极接地，所述PNP管Q2的基极、集电极接地；所述PMOS管 MP5的漏极连接所述NMOS管丽2的漏极，所述NMOS管丽1、所述NMOS管丽2的栅极接所述 NMOS管丽2的漏极，所述NMOS管丽1与所述NMOS管丽2的源极接地，所述NMOS管丽1的 漏极接电阻RlO的一端，所述电阻RlO的另一端连接所述运算放大器AMP2的负输入端；电 阻R3的一端连接所述PNP管Q3的发射极，所述电阻R3的另一端连接所述PNP管Q4的发 射极，所述PNP管Q5的发射极连接所述运算放大器AMP2的正输入端，所述PNP管Q4与所 述PNP管Q5的基极、集电极接地；所述电阻Rl的一端连接所述PNP管Q4的发射极，另一端 连接所述运算放大器AMP2的负输入端，所述电阻R4的一端连接所述运算放大器AMP2的负 输入端，所述电阻R2的一端连接所述运算放大器AMP2的正输入端，所述电阻R4的另一端、 所述电阻R2的另一端和所述运算放大器AMP2的输出端构成基准电压VREF的输出端。
4. 根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所 述启动电路一，包括 PMOS 管 MP6、PMOS 管 MP7、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5 ; 所述PMOS管MP6和所述PMOS管MP7的源极接直流电源，所述PMOS管MP6的栅极接运 算放大器AMPl的输出端，所述PMOS管MP7的栅极接地，所述PMOS管MP6的漏极连接所述 NMOS管MN3的漏极，所述PMOS管MP7的漏极连接所述NMOS管MM的漏极，所述NMOS管MN3 和所述NMOS管MM的栅极接所述NMOS管MN3的漏极，所述NMOS管MN3和所述NMOS管MM 的源极接地，所述NMOS管MN5的栅极连接所述NMOS管MM的漏极，所述NMOS管MN5的漏 极连接运算放大器AMPl的输出端，所述NMOS管丽5的源极接地。
5.根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所 述启动电路二包括PMOS管MP8、PMOS管MP9, NMOS管MN6、NMOS管MN7、电阻R5 ; 所述PMOS管MP8和所述PMOS管MP9的源极接直流电源，所述PMOS管MP8和所述PMOS 管MP9的栅极接运算放大器AMPl的输出端，所述PMOS管MP8的漏极连接所述NMOS管MN6 的漏极，所述PMOS管MP9的漏极连接所述NMOS管丽7的漏极，所述NMOS管MN6的栅极连 接所述NMOS管MN7的漏极，所述NMOS管MN6的源极接运算放大器AMP2的正输入端，所述 NMOS管MN7的栅极连接运算放大器AMP2的输出端，所述NMOS管MN7的源极接电阻R5的一 端，电阻R5的另一端接地。
【专利摘要】本实用新型公开一种基于VBE线性化的低温漂带隙基准电压源，电路包含PTAT电流产生电路，高阶补偿带隙基准电路，启动电路一和启动电路二。该基准电路由两个集电极电流温度特性不同的VBE之差构建非线性项，再与VBE叠加，抵消其中的非线性项，达到高阶补偿的效果。其零温度特性集电极电流是由两个VBE叠加再减去一个VBE的电压加在电阻R3两端产生的负温度系数电流和ΔVBE在电阻R1上产生的正温度系数电流相加而成，温度特性不受输出电压精度的影响，保证了高阶补偿的精度。与传统VBE线性化方法相比，该电路采用电压模输出VREF，避免了电流镜失配和输出电阻温度特性对补偿精度的影响，从而获得高精度零温度系数的基准电压，进而解决转换精度低等问题。
【IPC分类】G05F1-56
【公开号】CN204440214
【申请号】CN201520005325
【发明人】金湘亮, 周梦嵘, 谢亮, 张文杰
【申请人】江苏芯力特电子科技有限公司
【公开日】2015年7月1日
【申请日】2015年1月5日