层3等间隔地设有16个ERT电极2。本实施例为了能够最大限度的扩大采样空间范围，在设置时令一和三、二和四中相应两层电极层3之间的上下两个ERT电极2之间的连线与搅拌器1的轴线平行，而相邻两层电极层3之间的上下两个相应ERT电极2间则呈角度水平偏移，这样令本实施例中的4层电极层的所有ERT电极2呈螺旋状分布。
[0033]由于本实施例的每层电极层3等间隔地设有16个ERT电极2，因此如图2所示，同一层的电极层3中相邻的两个ERT电极2与搅拌器1轴线之间的夹角设置为22.5°，而相邻两层电极层3的上下两个相应ERT电极2之间水平偏移11.25°。
[0034]本实施例中的电流激励单元如图3所示，直接调用FPGA芯片的DDS编译器，并通过FPGA芯片的DAC接口传出，然后依次经过在FPGA外部加的高速数模转换器AD9754、第一差分放大电路AD8056和第一低通滤波电路LPF1 (选用二阶巴特沃斯低通滤波器)后得到正弦电压信号，再经过电压控制电流源电路(VCCS)(选用AD8021型号的芯片)得到正弦恒流源。
[0035](3)信号处理单元，用于接收电极机构采集的信号信息，并将信号信息处理成可用的信号，所述信号处理单元的信号输入端连接电极机构的采集信号输出端，信号处理单元的控制输入端连接主控单元的采集控制输出端。
[0036]本实施例中的信号处理单元如图3所示，包括多路选择开关阵列ADG1606，所述多路选择开关阵列ADG1606的信号输入端连接ERT电极2，其信号输出端依次通过第二差分放大电路AD8130、可编程增益放大电路THS7001、第二低通滤波器LPF2 (选用二阶巴特沃斯低通滤波器)、用于将交流信号还原为直流信号的相敏解调电路以及模数转换电路AD9240连接FPGA芯片的ADC接口。
[0037](4)图像重建与显示单元，用于根据信号处理单元的各种信号信息，利用图像重建算法，进行图像的重建与显示，所述图像重建与显示单元的信号输入端连接信号处理单元的信号输出端，图像重建与显示单元的显示信号控制端连接主控单元的显示信号输出端，。
[0038]本实施例的图像重建与显示单元如图3所示，包括用于对数据预处理的DSP模块、用于图像重建显示的计算机，所述DSP模块的信号输入端连接FPGA芯片的信号输出端，其输出端与计算机相连进行通信，RS232接口用于DSP和计算机之间的数据通讯，USB接口用于满足大数据量的实时传输需要，例如计算机通过串口将控制字发送给FPGA芯片来实现信号源频率和相位的调节。
[0039]本实施例的据图工作原理为:在FPGA的控制下，DDS产生一定频率和幅值的正弦电压信号，经电压控制电流源(VCCS)变为电流激励信号，然后通过多路选择开关阵列，选通不同的激励电极和测量电极，ERT电极将检测到的搅拌器内的信息传送给信号处理单元进行放大、滤波、解调后，送A/D转换为数字信号，由DSP对数据预处理后传送至计算机，最后由计算机重建并显示图像，为工作人员提供直观的信息显示。
【主权项】
1.一种基于三维ERT技术的搅拌器可视化系统，其特征在于它包括: 作为控制中心的主控单元； 用于对搅拌器内信息进行采集的敏感电极阵列单元，所述敏感电极阵列单元包括若干个ERT电极构成的电极机构，由主控单元向电流激励单元发出指令，给任意一对电极施加激励电流； 用于接收电极机构采集的信号信息，并将信号信息进行处理的信号处理单元，所述信号处理单元的信号输入端连接电极机构的采集信号输出端，信号处理单元的控制输入端连接主控单元的采集控制输出端； 用于根据采集的各种信号信息进行图像重建与显示的图像重建与显示单元，所述图像重建与显示单元的信号输入端连接信号处理单元的信号输出端，图像重建与显示单元的显示信号控制端连接主控单元的显示控制输出端。2.根据权利要求1所述的基于三维ERT技术的搅拌器可视化系统，其特征在于:所述电极机构包括由ERT电极构成的、沿搅拌器高度方向等间隔设置的至少两层电极层，每层所述电极层包括偶数个ERT电极，所述ERT电极等间隔地绕搅拌器的内壁一周设置。3.根据权利要求2所述的基于三维ERT技术的搅拌器可视化系统，其特征在于:所述电极层设有四层，每层电极层等间隔地设有16个ERT电极，且相邻两层电极层的上下相应的ERT电极之间水平偏移11.25°。4.根据权利要求1至3中任意一项所述的基于三维ERT技术的搅拌器可视化系统，其特征在于:所述主控单元以FPGA芯片为控制核心，内部构造DDS模块，具有DAC接口和ADC接口 ； 所述电流激励单元包括数模转换电路，所述数模转换电路的信号输出端通过FPGA芯片的DAC接口连接DDS模块，信号输出端依次通过第一差分放大电路、第一低通滤波电路、电压控制电流源电路后输出正弦电压信号给ERT电极； 所述信号处理单元包括多路选择开关阵列，所述多路选择开关阵列的信号输入端分别连接ERT电极，其信号输出端通过第二差分放大电路后依次连接可编程增益放大电路、第二低通滤波器、相敏解调电路以及模数转换电路后连接FPGA芯片的ADC接口 ； 所述图像重建与显示单元包括用于对数据预处理的DSP模块、用于图像重建显示的计算机，所述DSP模块的信号输入端连接FPGA芯片的信号输出端，其信号输出端与计算机相连通。
【专利摘要】本实用新型为一种基于三维ERT技术的搅拌器可视化系统，包括主控单元；敏感电极阵列单元，所述敏感电极阵列单元包括若干个ERT电极构成的电极机构，由主控单元向电流激励单元发出指令，给任意一对电极施加激励电流；信号处理单元，其信号输入端连接电极机构的采集信号输出端，信号处理单元的控制输入端连接主控单元的采集控制输出端；图像重建与显示单元，其信号输入端连接信号处理单元的信号输出端，图像重建与显示单元的显示信号控制端连接主控单元的显示信号输出端。本实用新型功能完善，可实现对搅拌器内溶液的实时可视化监测，使人们能够获得安全、可靠、动态的过程参数，并对搅拌器内溶液的品质进行实时监控。本实用新型适用于各种领域的搅拌器。
【IPC分类】G05B19/042
【公开号】CN205049924
【申请号】CN201520836516
【发明人】曹海燕
【申请人】曹海燕, 石家庄经济学院
【公开日】2016年2月24日
【申请日】2015年10月27日