专利名称：经由ac-97协议链路用于数据传输的方法及装置的制作方法
技术领域：
本发明一般来说涉及数据处理系统，特别涉及经由声频编码器/译码器AC-97协议数据链路路、既使用AC-97协议装置也使用非AC-97协议装置所做的数据传输。
PC制造商总在寻找降低所售计算机的成本的方式。主机信号处理是广泛运用的节省成本的手段之一。随着处理器速度提高，一向在分立的(也是昂贵的)独立装置中所处理的任务现在由主系统处理器处理。简单的低成本接口装置则用于输入/输出(I/O)、模拟数字(AD)及数字模拟(DA)功能。将功能集成至主处理器虽降低总的系统成本，但仍需系统资源来处理这些功能。
为处理功能集成时引起的问题，制造商发展了接口数据通信标准。已有一种标准为许多制造商采用来解决一些上述设计课题。由英特尔授权的AC-97/声频调制解调器附加卡(AMR)规格容许有多个声频及调制解调器装置存在于一个系统之中，而仅使用一组系统资源。AC-97/AMR标准运用一种时分复用(TDM)方案，据称其最大数据速率甚至远低于一个兆位的“以太网”流量所需。使用AC-97规格的通信可支持使用多个数据流，所以声卡装置及“v.90”(用于56Kbps上行流和32.6Kbps下行流通信的标准)调制解调器是可能并行工作的。如果出现分立的数据连接(如，家庭电话线网络联盟〔HPNA〕、G.Lite或标准10BaseT接口)，则使用这些协议所做通信可在AC-97规格的功能内一同操作。并行工作的多个数据流被视为AC-97中的“标准”功能，所以在AC-97内对于新的通信解决方案的任何尝试都必须允许至少同等程度的并行操作。
现今有许多PC/主机板制造商提出将一些(若不是全部的话)AC-97特性集成至系统主机板上。在英特尔AC-97规格中，AC-97/AMR链路系定义为主机板资源，而非使用者/现场连接。这使主机板设计商得以完成资源分配控制且容许有多个特性等级，依设计的性能及价格目标而定。因为AC-97及AMR连接器为主机板资源，则可实现非标准的功能而无任何附加的客户或现场支持问题。因为一旦PC在现场，则该装置的功能对使用者来说即是透明的，所以额外的客户或现场支持问题就可减少。驱动程序由其它设备制造商(OEM)纳入操作系统，故不需另加支持。修正或改变通信功能性的较传统途径(其中使用者增加调制解调器及网络卡)产生了许多与资源配置及冲突直接相关的支持问题。一些OEM表示，每年所收到的技术支持请求中，百分之五十以上是由附加调制解调器及网络卡导致的。如前所述，资源短缺、软件装置驱动程序冲突及高系统成本，都是今日PC及主机板设计者们所面临的挑战。
采用AC-97协议的AMR连接器现在变得更加普遍。AMR连接器主要用作调制解调器端口，而给系统以简单的数字接口来实现“v.90”。一切信号处理系在主机处理器上处理，而敏感的模拟组件则常驻在插件式AMR卡上。声卡功能日渐在主机板上完成，所以AC-97链路可以无需载运声音信息。本发明的实施例系以一种新颍而有效的方式而解决一些上述的基于AMR的数据/以太网设计的课题。
前面描述出本发明的特征及技术优点是为了使以下的本发明详细说明可获得更好理解。下文中将说明构成本发明权利要求主题的其它特征及优点。
详细说明在以下说明中，陈述了许多特定细节，对本发明做全盘描述。然而，对于本领域技术人员来说，显然本发明可以不以这样的特定细节来实施。在其它实例中，以方框图形式来标出公知的电路，以免不必要的细节使本发明含混不清。大部份有关时序的考虑及类似的细节都已省略——只要这类细节并非为完全了解本发明所必需，并且是在本领域技术人员的技术能力范围之内。
现在参考附图，其中所示的组件未必是成比例显示的，且类似或相似的组件在若干视图中始终由相同的参考编号表示。
对于AC-97链路，帧时钟(frame clock)运行于48千赫。
图1A显示AC-97数据帧。有12个20位时隙均做数据传送用，其进入或离开AC-97控制器(在图1A中未示)。运用本发明的实施例时，数据通信所要求的特性是要能并行进行调制解调器及以太网连接的操作。在图1B中，AC-97数据帧中的时隙5载运语音或数据的电话业务量。大多数主机板制造商对于声卡信息使用分立的数据路径，因而在AC-97数据帧中不会用到声频时隙。在以分立的路径用于声卡信息的情况下，AC-97数据帧中余留了十一个时隙供其它数据通信业务量用。使用本发明的实施例，以下计算显示出最大的可能频宽将支持10.56兆位/秒的数据速率(48千赫帧速率乘以20位/时隙乘以11时隙/帧)。10.56兆位/秒的数据速率对于HPNA第1及第2版两者来说都够快。如果使用HPNA1，则有充份的频宽亦容许数据路径中同样地包含声频帧。在图1A所显示的标准AC-97协议数据帧结构下，控制信息置于标签时隙(时隙0)中。各种不同的AC-97装置使用控制信息位以标示哪一个装置正在接收或传输数据，且标示时隙数据、命令地址/数据及全数据帧是否有效。有一些可能的方案可在AC-97协议下使用这些控制位，以此保持AC-97业务量与其它11个时隙中的数据/以太网(非AC-97格式)业务量分离开(但仍是并行的)。图1B显示的AC-97数据帧中，仅时隙0及时隙5用于对AC-97协议声频装置通信。然后，其余11个时隙(以阴影线表示)可用于与非AC-97协议装置通信。
本发明的一实施例对于CODEC/物理层(PHY)装置使用AC-97CODEC识别(ID)格式，因此标签时隙中的CODEC ID位(图中未示)使得所要的CODEC启用，而其余的AC-97装置忽略该数据流。以这种方式使用CODEC ID位需要有目前并不存在的独特的CODEC/PHY装置，但可改进现有装置而给出所要的功能。理论上，如果该CODEC ID不匹配CODEC捆绑式插脚(strapping pins)(其电压位势可用于选定用途的插脚)上的ID，则AC-97装置应忽略命令/数据时隙。这意味着在一些情形下，运用本发明的实施例并不需要新的数据装置以实现系统。此外，对于令CODEC忽略数据时隙(从而保存数据流免于恶化)的一切非AC-97时隙，时隙无效位可设定为该一切非AC-97时隙。本发明的实施例可在用于PHY装置接口的AC-97数字控制器中使用附加的控制线路及逻辑。在AC-97规格中使用附加控制线路的有关细节并不明确，然而，额外的控制信号却是容许的。既然附加控制线路可行，则本发明的实施例使得控制器能够完全符合AC-97，而且维持高达10兆位/秒的全以太网/G.Lite能力。G.Lite是随着铜电话线而使用的数字通信协议及方法。依所用的PHY而定，可实现许多标准接口(如，HPNA电话线路、10BaseT、10Base2、AUI等)。图2显示一个可能用来将多个装置互连的电路。
图2显示AC-97数字控制器201、AC-97 CODEC 203、G.LiteCODEC 204与以太网PHY 205的互连。AC-97数字控制器201有多个串连总线，用来从CODEC接收数据；这些总线为SDATA_IN0、SDATA_IN1、SDATA_IN2及SDATA_IN3。AC-97数字控制器201发送数据至SDATA_Out上所有的CODEC。附加控制线路，例如E-Net控制208及G.Lite控制207，是本发明实施例中AC-97装置与G.Lite及以太网装置相接口时所用的控制特征的范例。在G.Lite CODEC 204中也示出示范性的、可选用的CODEC ID输入206。所示多个标准AC-97接口线路202(Sync，Bit_Clk，SDATA_Out，Reset#及SDATA_IN0)耦合至所有受AC-97数字控制器201控制的装置。
输入/输出(I/O)数据，在本发明实施例中经由RJ11连接器而耦合至示范的CODEC 203、204及205(经线路209)。此I/O数据包含往来于系统外部装置的混合数据信号，该装置例如为电话、数字用户线路(DSL)、以太网等。因为这些信号工作在范围甚广的不同频率下，故全部信号可一同耦合在单个线路上。示范的CODEC 203、204及205是智能型的，因其能“识别”经格式化而用于其物理信号接口及其协议的数据。非特定CODEC所用的I/O数据就被忽略。CODEC(例如CODEC 204)若识别出进入的数据，则接收并译码该数据。CODEC 204随后将经过译码的数据格式化成AC-97帧，经由线路202与AC-97控制器201通信，再经系统总线210而与系统通信。系统总线210通常是外设部件互连(PCI)协议总线。在本发明的实施例中，处理器可发送数据至多个AC-97及非AC-97装置。数字控制器可产生并行地包含用于多个CODEC的数据的数据帧。通过在AC-97帧中伴随着芯片ID输入使用标签位，就可能并行使用本发明的各实施例对一个以上的CODEC通信。所有CODEC都在共享的SDATA_Out线路上从控制器201接收数字数据并且使用标签位及芯片ID输入以决定AC-97数据帧内哪些数据时隙为特定装置所接收。在CODEC从AC-97数据帧接收选取的数据之后，该数据转换成所要的信号，而在该单个I/O连接器211上再传输回去。如果数字控制器201要进行更复杂的控制信息的通信，则可使用其它的控制信号(如，E-Net控制208及G.Lite控制207)。图2所示的CODEC功能(G.Lite、以太网及AC-97)可在个别的卡上实现，或者该功能可在相同的卡上的个别芯片上实现。
图2所示的通信的特定配置由目前所用的特定AC-97协议接口所决定。或也有其它可行的配置，而仍在本发明实施例的范围之内。
使用本发明的实施例，在扩展现有的AC-97数据通信能力时，AMR连接器对于必需新增的数据连接性来说是理想的，因其有多个目前并未使用的插脚。举例来说，目前并无制造商在AMR连接器上使用通用串连总线(USB)信号。AMR连接器确有充分的AC-97符合性，且其现在用于AC-97调制解调器。现在AMR连接器有七个保留的连接，目前并未实现。因此必要时，这七个保留的连接可供CODEC/PHY装置发信号用。目前出自AMR连接器的插脚示于图3。既然这是系统/主机板资源，OEM PC制造商会在操作系统上加载将要支持AC-97功能的软件驱动程序。这就是说，最终使用者在现场不必改变或设定装置。既然客户不须在现场中进行改变，对于运用了本发明实施例的PC制造商来说，预期会有较少的客户支持请求。
本发明的实施例也使现存的产品有新的应用，从而得以获取杠杆效益。还有，本发明所采用的，主要为单个功能端口(从AC-97到AMR)并创造了一种新而有用的数字数据通信功能。该AMR端口为数字接口，具有隔绝以改善信号对噪声性能的模拟组件(用于调制解调器)。本发明的实施例在该位速率范围内实现G.Lite、以太网或任何其它的数据通信协议时，使用相同的解决方法。CODEC的模拟I/O可与主系统板的数字噪声隔绝，该主系统板容许单个RJ11插座连接用于HPNA PHY装置。对外部世界以单个插座用于所有的数据连接(举例来说，使用单个RJ11连接)，是OEM们所希望而为本发明的实施例所提供的特性。本发明实施例的方法及系统提出一种简单而有成本效益的数据通信解决方案，其为PC制造商解放了系统资源、减少了装置的系统性质所致的客户支持请求、以现有结构获取杠杆效益、并为以往单一性使用的标准接口连接器创造了更广泛的用途。
图4A说明本发明的一个实施例，其中主机板408伴有输入缆线401，经RJ11 402连接器而将外部装置(未示出)连接于AMR卡403。线路407耦合至各种不同的其它的卡、AC-97控制器404、HPNA 405、以太网406及AC-97 CODEC 409。在本发明的实施例中，主机板408也用PCI或其它的系统总线将AC-97控制器耦合于处理器。用AMR连接器所出的插脚，这些各种不同的卡可耦合于线路407。图4B为本发明另一实施例，其中主机板413包含系统组件，如例示的处理器芯片414。在本发明的本实施例中，AMR卡411具有HPNA CODEC芯片418、以太网芯片419、AC-97控制器芯片420以及AC-97 CODEC芯片421。这些CODEC芯片经线路417及单个RJ11连接器402以及缆线401而从外部耦合到主机板。容纳卡411及主机板413的个人计算机或工作站的外壳在图中标为410。所示RJ11连接器402可经由外壳410的孔来插接。在图4B中，该CODEC芯片经AC-97连接416而耦合，AC-97控制器则透过AMR连接器412而耦合于系统(如，处理器芯片414)。在图4B的实施例中，各种不同的CODEC芯片全都集成至一个AMR卡411上，而大为减小了使用示范主机板413的系统内的空间。用本发明的实施例所做的集成能够降低成本，且使系统设计者对一些不同的协议CODEC有单一的系统输入。
图5为本发明实施例中所用步骤的流程图。图5表示出经由AC-97链路而做数据发送及接收的双向模式。在发送模式下，处理器发送数据至外部装置，在接收模式下，外部装置发送数据至处理器。在步骤509中，来自系统外部的装置的数据透过RJ11连接器而接收，且分配至CODEC。在步骤510中，该数据被适当的CODEC转换成AC-97帧，在步骤511中，该数据发送至AC-97控制器。在步骤512中，该数据经由PCI总线发送至处理器。如果数据传输不完全，则在步骤513中发出返回命令，以继续数据接收。如果数据接收完全，则在步骤514中发出等待命令，而等待下一次传输。
AC-97链路是双向的，并且并行发送数据至多个AC-97及非AC-97装置所用的方法系在步骤501至步骤508示出。在步骤501中，AC-97控制器从处理器接收了并行传输至多个CODEC的数据。在步骤502中，该数据格式化成具有适当标签位的顺序AC-97数据帧。在步骤502中，在单一数据帧中该AC-97数据帧具有多个装置所要用的数据。在步骤503中，该AC-97数据帧并行地发送至所有的CODEC。控制数据及标签数据在步骤504中译码，以使特定的CODEC得以从AC-97数据帧接收选取的时隙数据。在步骤505中，该CODEC将数据转换成CODEC的适当模拟信号。在步骤506中，来自该CODEC的数据混合至单个输出线路上并耦合至AC-97及非AC-97装置。在步骤507中，对于传输完全进行测试。如果传输完全，则发出等待命令，而在步骤508中等待次一传输。如果传输不完全，则发出命令返回步骤501，以处理供传输的其它数据。
参见图6，显示用于本发明的数据处理系统600的范例。该系统有中央处理单元(CPU)610，由系统总线612而耦合至各种不同的组件。只读存储器(ROM)616耦合于系统总线612，且包含控制着数据处理系统600特定基本功能的基本输入/输出系统(BIOS)。随机存取内存(RAM)614、I/O适配器618及通信适配器634也耦合于系统总线612。I/O适配器618可为与磁盘储存装置620通信的小型计算机系统接口(SCSI)适配器。通信适配器634将总线612与外部网络互连，而使数据处理系统能够与其它系统通信。输入/输出装置也经由用户接口适配器622及显示器适配器636而连接于系统总线612。键盘624、轨迹球632、鼠标623、话筒628及报表打印机641，全都经用户接口适配器622而与总线612互连。显示监视器638由显示器适配器636连接到系统总线612。通过这种方式，使用者能通过键盘624、轨迹球632或鼠标623而对系统输入，并经由话筒628及显示器638而从系统接收输出。使用者可用一AC-97数据通信系统640来发送及接收数据。依据本发明的实施例，示范的外部装置641及642可为非AC-97协议或AC-97协议装置。AC-97数据通信系统640可使用依据本发明实施例所修改的AC-97数据帧，在处理器(诸如处理器610)与AC-97数据链路上的并行AC-97协议装置以及非AC-97协议装置之间通信。
虽然对本发明及其优点已详细说明，但应了解，可对其做各种不同的改变、取代及替代，而不脱离所附权利要求所定义的本发明的精神及范围。
权利要求
1.一种AC-97控制器(201)，该AC-97控制器(201)可操作使用AC-97数据帧(503)而在标准AC-97链路上经由非AC-97 CODEC(203，204，205)由非AC-97发送及接收数据。
2.如权利要求1的AC-97控制器(201)，其中所述AC-97数据帧(503)包含用于所述非AC-97装置数据的控制信息，该非AC-97装置数据编码于所述AC-97数据帧(503)的时隙0中的标签位(502)之内。
3.如权利要求2的AC-97控制器(201)，所述AC-97控制器(201)可操作对于非AC-97 CODEC(203，204，205)发送不处于所述标签数据(502)中的控制信息。
4.如权利要求1的AC-97控制器(201)，其中所述AC-97控制器(201)可操作用于在所述标准AC-97链路上将AC-97数据帧(503)发送至所述非AC-97 CODEC(203，204，205)，所述AC-97数据帧(503)包含在该AC-97数据帧(503)的单个帧内并行地供多个非AC-97装置所用的数据。
5.如权利要求1的AC-97控制器(201)，其中所述AC-97控制器(201)可操作用于在所述标准AC-97链路上将AC-97数据帧(503)发送至所述非AC-97 CODEC(203，204，205)，该AC-97数据帧(503)包含用于多个非AC-97装置的数据，该用于多个非AC-97装置的数据并行地处于所述AC-97数据帧(503)的单个帧之内，交错于所述AC-97数据帧(503)的顺序各帧内或单个帧的组合内，或交错于所述AC-97数据帧(503)的顺序各帧内。
6.一种在标准AC-97协议链路内的通信方法，其包含方法步骤将非AC-97协议编码及译码装置(CODEC)(203，204，205)耦合至一AC-97协议链路再耦合至一AC-97控制器(201)，该AC-97控制器(201)经系统总线(210)耦合至一系统处理器；将来自非AC-97装置的信号数据耦合至所述非AC-97 CODEC(203，204，205)；通过所述AC-97 CODEC(203，204，205)接收且解码由所述信号数据选定的数据，并通过接收所选定信号数据的每一CODEC(203，204，205)将该接收且解码的信号数据加以编码而成为并行的AC-97数据帧(503)；以及经由所述AC-97协议链路将所述并行的AC-97数据帧(503)中的所述选定解码的数据发送至所述AC-97数据控制器(201)。
7.一种使用AC-97协议链路的数据通信系统，包含AC-97协议控制器(201)，该AC-97协议控制器(201)可操作用于在AC-97协议链路上发送及接收非标准AC-97数据帧(503)；AC-97及非AC-97协议编码器与译码器(CODEC)(203，204，205)装置经由所述AC-97协议链路而耦合至所述AC-97协议控制器(201)，该CODEC(203，204，205)装置可操作用于根据标签位(502)及芯片识别(ID)位而从AC-97数据帧(503)接收兼容的选定数据，并可操作用于从AC-97及非AC-97装置接收兼容的选定数据；以及AC-97及非AC-97协议装置，其耦合至所述AC-97及非AC-97CODEC(203，204，205)；其中所述AC-97及非AC-97协议装置在AC-97协议链路上并行地与系统处理器(610)通信。
8.如权利要求7的数据通信系统，其中所述AC-97及非AC-97协议装置经由声频调制解调器附加卡(AMR)(411)而耦合至所述AC-97协议控制器(201)。
9.如权利要求7的数据通信系统，其中所述AC-97协议控制器(201)包含接口逻辑电路，该接口逻辑电路可操作用于产生供AC-97及非AC-97协议装置所用的附加控制信号，该附加控制信号不包含在所述数据帧内。
全文摘要
将声频编码器/译码器AC－97协议链路用于AC－97协议装置与非AC－97协议装置间的并行数据通信。使用AC－97数据帧中的标签502数据以选取特定的CODEC 203、204、205，并决定哪一个数据时隙应予忽略或接受。因为电话语音及数据通信仅使用标签数据502及另一数据帧时隙，所以有十一个时隙可用于与电话通信并行的非AC－97协议装置通信。以太网、家庭电话线网络联盟(HPNA)、附属单元接口(AUI)为一些可用来利用本发明实施例的数据通信协议。用附加的逻辑及控制线路可修改AC－97数据通信控制器以支持非AC－97协议装置的附加特性。
文档编号G06F3/16GK1468483SQ01816646
公开日2004年1月14日 申请日期2001年7月27日 优先权日2000年9月29日
发明者T·C·马雷克, T C 马雷克 申请人:先进微装置公司