专利名称：储存装置内快闪存储器的低阶处理流程及其装置的制作方法
技术领域：
本发明涉及存储器的处理技术，具体是关于一种储存装置内快闪存储器的低阶处理流程及其装置。
本发明的一目的在于利用储存装置本体内的控制晶片内预设的固件程序配合一供应电源的工作平台，通过一零欧姆电阻装设于本体内控制晶片的其中一只输入脚上，以利控制晶片内部程序起始后，用以侦测出该输入脚为低电位，来进行快闪存储器的测试与低阶格式化处理。
本发明的另一目的在于一工作平台上固设有复数串列汇流排连接口插座，且各串列汇流排连接口插座的正、负电源端子以并联方式连接于供电线路上，而此供电线路提供有5V电源，而得以利用储存装置本体一侧所设立的串列汇流排连接口插头对接于工作平台的各串列汇流排连接口插座上，通过本体内控制晶片内预设的固件及一电阻的装卸来对复数本体内的快闪存储器同时作低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)。
本发明的技术方案是这样实现的一种储存装置内快闪存储器的低阶处理流程，包括有工作平台及储存装置的本体，而工作平台于线路上为可供应电源至并联方式排列的复数串列汇流排连接口插座的正、负电源端子，并将本体一侧设立的串列汇流排连接口插头对接于工作平台的各串列汇流排连接口插座上，且本体内至少设有控制晶片、未格式化的快闪存储器，而此快闪存储器低阶格式化的动作流程为
(A)将一零欧姆电阻装设于本体内的控制晶片其中一只输入脚上，其控制晶片内部程序起始后便可侦测出该输入脚为低电位，以进行测试与低阶格式化的处理；(B)以控制晶片对快闪存储器作存储容量辨识；(C)将区块做好或坏的辨识、注记及整理；(D)进行填写快闪存储器的资讯架构；(E)将区块数目归零；(F)清除该区块的内容，并于残余区域填写逻辑位置；(G)区块数目加一；(H)由步骤(F)重新进行步骤(F)、(G)，至快闪存储器的存储容量小于区块数目后，即开始填写硬盘分割表；(I)完成。
一种储存装置内快闪存储器的低阶处理装置，在一工作平台上固设有复数串列汇流排连接口插座，且各串列汇流排连接口插座的正、负电源端子以并联方式连接于供电线路上，而此供电线路提供有5V直流电源；藉上，一个或一个以上的储存装置的本体，可通过一侧设立的串列汇流排连接口插头对接于工作平台的各串列汇流排连接口插座上，用以通过本体内控制晶片内的固件及一电阻的装设，并配合一工作平台来对复数本体内的快闪存储器同时作低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)。
本发明的储存装置内快闪存储器的低阶处理流程及其装置，通过本体内设立的控制晶片及其内部的固件配合一工作平台对复数本体内的快闪存储器同时作低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)，从而达到处理快速省时、成本低廉的功效。
图1为本发明储存装置本体与个人电脑连接的方块示意图；图2为本发明储存装置本体进行放音的方块示意图；图3为本发明储存装置本体进行录音的方块示意图；图4为本发明储存装置本体与工作平台的立体分解图；图5为本发明储存装置本体插接于工作平台上的立体外观图；图6为本发明进行快闪存储器的低阶处理时的动作流程图(一)；图7为本发明进行快闪存储器的低阶处理时的动作流程图(二)。
请参阅图1、图2、图3所示，其中储存装置本体1内的控制电路中大致设有一数字影音解码/录音晶片(MP3 decode and digital recorder IC)12、一控制晶片13(Controller IC)、一转换电路15、复数个快闪存储器(flashmemory)16、一串列汇流排连接口17(USB Port)及一连接器18(AudioConnector)，上述串列汇流排连接口17可与一电脑4的串列汇流排连接口41相连接，以达成控制晶片13与电脑4内的中央处理单元相互连线，而使电脑4内的中央处理单元通过一串列汇流排介面(USB Interface)下达做资料传输的信号，并经由本体1内控制晶片13来读取快闪存储器16中储存的影音资料，另，电脑4内的资料亦可经由控制晶片13，而将该资料储存于快闪存储器16中。
请参阅图2所示，上述本体1中尚包括有一放大器19(Audio Amp)，且连接器18与一声音输出装置5(本实施例中为喇叭或耳机)相接，当本体1未与电脑4相连接时，其控制晶片13可直接读取快闪存储器16中储存的影音资料(如MP3file)，再传送至数字影音解码/录音晶片12作解码处理，然后，传送至转换电路15将数字信号转换成模拟信号，之后，再经由一放大器19予以放大，最后，通过连接器18输出至声音输出装置5处作播放。
再请参阅图2所示，当本体1未与电脑4相连接时，便可利用控制晶片13进行放音处理，该控制晶片13先读取快闪存储器16中所储存的声音资料(如RECfile)，即传送至数字影音解码/录音晶片12作解码处理，然后，传送至转换电路15上，将该声音资料由数字信号转换成模拟信号，之后，再经由一放大器19予以放大，最后，通过连接器18输出至声音输出装置5处作播放。
请参阅图3所示，本发明中的本体1另包括有一麦克风14，当本体1未与电脑4相连接，便可利用控制晶片13进行录音处理，先将麦克风14所收集的声音传送至转换电路15上，并将该声音信号由模拟信号转换成数字信号，然后，再传送至数字影音解码/录音晶片12上，使该数字影音解码/录音晶片12作编码处理，最后，通过控制晶片13将该编码后的声音信号储存于快闪存储器16中。
再者，请参阅图4、图5所示，本发明中本体1的外壳11表面设有一串列汇流排连接口插头111、指示灯112、开关113、插孔114及电阻115，上述指示灯112可显示本体1是否正在使用或本体1内数字影音解码/录音晶片12于低阶格式化的情形，而开关113则可供切换快闪存储器16是否可直接被更改重新写入新资料或仅可提供读取资料使用，另，其插孔114可供零欧姆电阻115二接脚插入，并使零欧姆电阻115连接于本体1内部的控制晶片13的其中一只输入脚上(图中未示出)，而可于控制晶片13内部程序起始后来侦测出该输入脚为低电位，以此进行快闪存储器16的测试与低阶格式化处理。
复请参阅图4、图5所示，本发明的工作平台2上固设有复数串列汇流排连接口插座21，且各串列汇流排连接口插座21的正、负电源端子211以并联方式连接于供电线路20上，而此供电线路20提供有5V直流电源，且上述电源线路20的5V电源则可通过插座22对接插头3来连接外界电源使用或直接于工作平台2上设立电源(如电池盒、蓄电池等)进行供电(图中未示出)。
再请参阅图4、图5所示，一个以上的储存装置的本体1可通过外壳11一侧设立的串列汇流排连接口插头111对接于工作平台2的各串列汇流排连接口插座21上，用以通过本体1内控制晶片13内预设的固件及一零欧姆电阻115的装设，再以工作平台2供电来对复数本体1内的快闪存储器16同时完成低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)。
再者，请同时参阅图2、图3、图5、图6、图7所示，上述本体1外壳11一侧设立的串列汇流排连接口插头111对接至工作平台2的各串列汇流排插座21上，当电源由线路20处输入至以并联方式排列的复数串列汇流排连接口插座21后，即由各串列汇流排连接口插座21的正、负电源端子211将电源经串列汇流排连接口插头111输入储存装置的本体1，而其本体1内快闪存储器16于低阶格式化的详细动作流程为(A)首先将一零欧姆电阻115装设于本体1内的控制晶片13的其中一只输入脚上，其控制晶片13内部程序起始后便可侦测出该输入脚为低电位，以进行测试与低阶格式化的处理；(B)以控制晶片13对快闪存储器16作存储容量辨识；(C)将区块做好或坏的辨识、注记及整理；(D)进行填写快闪存储器16的资讯架构；(E)将区块数目归零；(F)指示灯112熄灭；(G)清除该区块的内容，并于残余区域填写逻辑位置；(H)指示灯112亮；(I)区块数目加一；(J)由步骤(F)重新进行步骤(F)、(G)、(H)、(I)，至快闪存储器16的存储容量小于区块数目后，即开始填写硬盘分割表；(K)完成后，其指示灯112熄灭。
然而，上述步骤(B)如以控制晶片13对快闪存储器16作存储容量辨识失败时，其指示灯112亮，并结束快闪存储器16的低阶处理。
另，上述步骤(G)于进行清除该区块的内容及于残余区域填写逻辑位置时，如失败，其指示灯112亮，并结束快闪存储器16的低阶处理。
又，上述步骤(J)如填写硬盘分割表失败时，其指示灯112亮，并结束快闪存储器16的低阶处理。
再请参阅图4所示，当快闪存储器16于低阶格式化后，欲进行高阶处理时，仅需将零欧姆电阻115由本体1内控制晶片13的输入脚处拔除，重新将串列汇流排连接口插头111对接于电脑4上，便因上述控制晶片13的输入脚保持在高电位，即可使本体1正常执行。
此外，本发明的指示灯112于进入测试与低阶格式化时，其指示灯112会在动作流程中不断闪动，一旦成功指示灯112会熄灭，若是失败指示灯112会亮，以利了解低阶格式化是否已经完成或使用失败。
以上所述，仅为本发明的最佳具体实施例，但本发明的应用范围并不局限于此，任何熟悉该项技艺者在本发明领域内，可轻易思及的变化或修饰，皆应涵盖在本案的权利要求范围之内。
权利要求
1.一种储存装置内快闪存储器的低阶处理流程，其特征在于包括有工作平台及储存装置的本体，而工作平台于线路上为可供应电源至并联方式排列的复数串列汇流排连接口插座的正、负电源端子，并将本体一侧设立的串列汇流排连接口插头对接于工作平台的各串列汇流排连接口插座上，且本体内至少设有控制晶片、未格式化的快闪存储器，而此快闪存储器低阶格式化的动作流程为(A)将一零欧姆电阻装设于本体内的控制晶片其中一只输入脚上，其控制晶片内部程序起始后便可侦测出该输入脚为低电位，以进行测试与低阶格式化的处理；(B)以控制晶片对快闪存储器作存储容量辨识；(C)将区块做好或坏的辨识、注记及整理；(D)进行填写快闪存储器的资讯架构；(E)将区块数目归零；(F)清除该区块的内容，并于残余区域填写逻辑位置；(G)区块数目加一；(H)由步骤(F)重新进行步骤(F)、(G)，至快闪存储器的存储容量小于区块数目后，即开始填写硬盘分割表；(I)完成。
2.如权利要求1所述的储存装置内快闪存储器的低阶处理流程，其特征在于其中步骤(B)如以控制晶片对快闪存储器作存储容量辨识失败时，即结束快闪存储器的低阶处理。
3.如权利要求1所述的储存装置内快闪存储器的低阶处理流程，其特征在于其中步骤(F)于进行清除该区块的内容及于残余区域填写逻辑位置时如失败，即结束快闪存储器的低阶处理。
4.如权利要求1所述的储存装置内快闪存储器的低阶处理流程，其特征在于其中步骤(H)于进行填写硬盘分割表时，如失败便结束快闪存储器的低阶处理。
5.如权利要求1所述的储存装置内快闪存储器的低阶处理流程，其特征在于其中各步骤中的完成或失败为利用本体上的指示灯作一显示，而指示灯会在动作流程中不断闪动，当低阶格式化一旦成功指示灯会熄灭，若是失败指示灯会亮，以利了解低阶格式化是否已经结束。
6.一种储存装置内快闪存储器的低阶处理装置，其特征在于其于一工作平台上固设有复数串列汇流排连接口插座，且各串列汇流排连接口插座的正、负电源端子以并联方式连接于供电线路上，而此供电线路提供有5V直流电源；藉上，一个或一个以上的储存装置的本体，可通过一侧设立的串列汇流排连接口插头对接于工作平台的各串列汇流排连接口插座上，用以通过本体内控制晶片内的固件及一电阻的装设，并配合一工作平台来对复数本体内的快闪存储器同时作低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)。
7.如权利要求6所述的储存装置内快闪存储器的低阶处理装置，其特征在于其中该供电线线路的5V电源可通过插座对接插头，以连接外界电源使用。
8.如权利要求6所述的储存装置内快闪存储器的低阶处理装置，其特征在于其中该供电线线路的5V电源可于工作平台内设立。
全文摘要
本发明提供一种储存装置内快闪存储器的低阶处理流程及其装置，其储存装置本体内的控制电路中至少设有一控制晶片(Controller IC)及一个或一个以上的快闪存储器(flash memory)，当上述本体内快闪存储器欲进行使用前的低阶处理时，则可通过本体内设立的控制晶片及其内部预设的固件配合一工作平台来对复数本体内的快闪存储器同时作低阶处理(如快闪存储器的管理、内容的清理、放置分割表等必要程序)，以此达到处理快速省时、成本低廉的功效。
文档编号G06F11/36GK1452070SQ02116150
公开日2003年10月29日 申请日期2002年4月19日 优先权日2002年4月19日
发明者林晋丞, 梁居正, 黄意翔, 伍汉维 申请人:群联电子股份有限公司