专利名称：对数字接口进行多功能测试的方法及设备的制作方法
技术领域：
本发明涉及在数字通讯领域对数字接口进行多种功能测试的方法及测试设备。
背景技术：
现在测试设备厂家生产的测试设备，价格昂贵，而且其所具有的功能并不能做到量体裁衣有的功能并不是所需要的，造成浪费；而我们所需要的功能，它又不一定有。有一些测试设备也是通过T1数字线路接口来对模拟电话线的一些参数如话音电平、噪声电平、回声等进行测试，T1线路的性能(如误码等)它不能测试；另外，它还必需在与被测模拟用户线的话机建立通话后的基础上才能测试，故其控制软件十分复杂。另外，做为回声消除器主观测试时产生回声的功能它不具有，这一点很重要。在打长途电话的时候，两个端局都必须加回声消除器，对回声消除器的测试也包括客观指标测试和主观测试，在一般的试验室里由于回声的延时太短，对回声消除器就不能测试或者测试不彻底。如果通过电信运营部门打一个长途电话来产生延时信号并测试，那是十分昂贵的。
发明内容
本发明的目的在于提供一种对数字接口进行多功能测试的方法及设备。
本发明的技术方案一种对数字接口进行多功能测试的方法，包括步骤A、主控制器按指定的测试功能，向数字信号处理电路装入相应的测试程序；B、数字信号处理电路执行测试程序，在测试中，通过数字线路接口向被测设备发送测试信号和接收被测设备的输出信号；C、数字信号处理电路将测试结果传送给主控制器。
一种实现上述方法的测试设备，其结构特点在于包括主控制器，以及通过数据、地址和控制总线与该主控制器连接的数字线路接口电路、逻辑电路及数字信号处理电路，所述数字线路接口电路通过非归零脉冲编码调制与数字线路接口电路连接；主控制器根据指定的测试功能向数字信号处理电路装入相应的测试程序模块，数字信号处理电路和数字线路接口电路配合完成测试并将结果传送给主控制器，逻辑电路对内部各个信号作逻辑上的适配。
一种在上述测试设备中实现误码测试的方法，包括以下步骤A、计算数据从发出到返回所需延时的总帧数；B、产生伪随机码，保存在内部，并发送出去；C、经过延时的总帧数后，将接收到的数据与保存在内部的伪随机码进行比较，检测是否有误码。
一种在上述测试设备中实现回声消除主观测试的方法，包括步骤A、用需要的延时间乘以帧频，得到所需延时的总帧数M；B、将当前帧接收到的数据延迟M帧后发送出去。
本发明提供的方法灵活、实用，提供的测试设备价格低廉、功能多样。可以测试E1误码(一个时隙或多个时隙)、T1误码(一个时隙或多个时隙)、回声消除主观测试延迟信号的产生及带内信号(如DTMF)的检测等。测试功能可以通过运行不同的程序来选择。本发明不仅提供了专用测试设备所没有提供的回声消除主观测试延迟信号产生功能或者带内信号检测的功能，还因有一个数字信号处理平台，今后只要开发不同的程序，就可以使得本设备的功能得到扩展。
图1是本发明的硬件框图；图2是PC机上运行的程序的流程图；图3是主控制器运行的程序的流程图；图4是DSP的误码测试程序的流程图；图5是DSP的延迟信号产生程序的流程图。
具体实施例方式
本发明的测试方法是通过一主控制器根据接受的命令所指定的测试功能，向数字信号处理电路动态地装入相应的测试程序，由数字信号处理电路执行该测试程序，在测试中，数字信号处理电路通过数字线路接口向被测设备发送测试信号，同时也通过该接口接收被测设备的返回信号或输出信号，测试完成后数字信号处理电路将测试结果传送给主控制器，由主控制器按照命令进行相应的处理。
下面结合附图对技术方案的实施作进一步的详细描述硬件部分参看附图1，主处理器1和PC机之间比如用RS232(由数据发送线、数据接收线和地线组成)相联，它向PC机报告测试结果和接受PC机的命令。主处理器1通过数据总线、地址总线、控制总线来控制数字线路接口电路2和数字信号处理器(简称DSP)3。数字线路接口电路2根据需要，可以设置成E1或T1接口，线路码型也可选HDB3、AMI、B8ZS之一，它还完成码型变换、时钟提取与再定时、帧/复帧同步等功能，当失步的时候它还会向主处理器1报告。数字线路接口电路2从线路上提取的时钟经过必要的处理后做为锁相环(PLL)4的同步参考输入。数字线路接口电路2完成的码型转换，如线路码和内部的非归零(NRZ)码之间的转换。根据测试功能需要，主处理器1向DSP动态地装入不同的程序，DSP运行不同的程序来完成不同的功能。如果是误码测试功能，则DSP完成伪随机码的产生、发送、接收，以及误码计算，计算结果再传给主处理器1；如果是回声消除测试信号产生，则DSP根据需要将输入的话音延迟；如果是带内信号检测，则DSP对输入的信号进行频率检测，检测结果也传给主处理器1。逻辑电路5由一个可编程逻辑器件(PLD)构成，主要根据需要对设备内部各个信号进行逻辑上的适配。主处理器1和PC机间是通过RS232异步串口进行通讯；与DSP之间通过类似于双口RAM的方式。现在的DSP一般都有一个HPI(Host Port Interface)接口，用于取代早期的DSP和Host之间通讯的双口RAM。
软件部分包括PC机上运行的程序、主处理器运行的程序、DSP运行的程序。
PC机主要提供一个人机接口界面，接收控制和显示测试结果。如附图2，第一步先打开出口和初始化串口；第二步等待测试设备通过串口送READY信号过来；收到READY后，说明PC机与测试设备之间的串口通讯已经建立起来了，开始等待接受测试命令；第三步，如果接受到误码测试的命令，向测试设备发送测试配置(如线路接口类型、码型、测试的路数)，然后等待测试设备返回开始测试的消息；收到开始测试的消息后，开始记测试时间，并且继续接受命令(等待停止测试的命令)。如果接收到延迟信号产生的命令，向测试设备发送测试配置(如线路接口类型、码型、延迟时间)，并且继续接受命令(等待停止测试的命令)。
主处理器运行的程序的流程图如附图3。串口的设置必须和PC机串口的设置一致，串口设置完后向PC机发送READY信号；然后等待PC机下达测试命令。根据不同的测试命令和测试设置，主处理器对数字线路接口电路做不同的初始化，并给DSP下载不同的程序。
DSP程序中，每一帧产生一次中断。
DSP在作误码测试的时候，首先要检测数据从DSP发出经过被测设备再回到DSP要延迟多少帧，DSP首先在第N帧发出一帧特定的数据，并从第N+1帧开始比较接收到的数据是不是特定的数据，如果是，则延迟为一帧，否则继续等待下一帧接收数据的到来并比较。如果到第N+M帧接收到的数据是特定的数据了，则延迟为M帧。从图4可以看出设置成最大只能测试延时20帧，这个数字是根据DSP的存储空间来定的，存储空间大，延时就可以长一些。找到数据延迟了多少帧FrameDelay后，在DSP的存储空间中开辟30*FrameDelay这么长的发送循环缓冲区。当前要发出去的数据要保存起来，与在这20帧以后接收到的数据比较来计算是否有误码。伪随机码的产生通过移位异或的方式产生。测试结果放在DSP内部特定的空间再由主处理器读走并通过串口发给PC机。
请参阅图4所示的流程。左边是主程序，第一步对硬件作初始化，内部存储区清0；设置变量IntNumber(IntNumber用于记录中断的总次数)为0；设置变量StartTest(StartTest是一个数值只可能是0和1的变量，如果是0，说明还没有检测到总共的帧延时，如果是1，说明已经检测到总共的帧延时了，已经准备开始检测有无误码了)为0；设置变量FrameDelay(FrameDelay用来记录总的帧延时)为0；设置变量StartNum(当知道了总的帧延时后，StartNum指示什么时候有效的第一帧数据收到了，程序可以进行误码检测了)。第二步中断使能，中断使能后，一帧就产生一次中断，进入右边的中断处理程序。第三步进入一个闪灯的循环程序。右边是中断处理程序，第一次进入中断StartTest＝0，IntNumber＝0，程序向30个发送缓冲区分别写入1-30，IntNumber加1，退出中断；第二次进入中断StartTest＝0，IntNumber＝1，检测接收到的30个时隙数据是不是1-30(假设测试的环境一共有5帧的延时)，不是，IntNuber加一，退出中断。到第六次进入中断的时候IntNumber加1(此时IntNumber＝6)接收到的数据是1-30，检测到总的帧延时是5，置FrameDelay＝IntNumber-1＝5，DSP在内部开辟5个数据存储空间，每块30个字(对应30个时隙)，如表表一所示表一
产生30个伪随机数存储到第1块空间，和发送缓冲区(发送缓冲区的数据被DSP发送出去了)，置StartTest＝1，StartNum加1(StartNum＝1)，退出中断；第七次进入中断的时候StartTest＝1，StatNum＝1，产生生成30个伪随机码存放到第二块空间和发送缓冲区，StartNum加1，退出中断。到第十一帧的时候StartNum＝6，说明第六次中断发出去的数据，经过5帧的延时，已经收回来了，将接收缓冲区的数据与第一块的数据逐个比较，看是否有错，并记录、上报，将上面的第I(I＝2-5)块数据先后分别将第I-1块数据覆盖，即将第一块数据丢弃，其他几块上挪，将第五块空间空出来，产生30个伪随机数存放到第五块数据和发送缓冲区。以后每次进入中断后，都和第11次进中断做相同的处理。
DSP在作产生回声消除测试延迟信号的时候，用需要延迟的时间乘以帧频来计算需要延迟的总帧数，如，延时时间N＝64ms，帧频为8000Hz计算，延迟的总帧数M＝N*8000，M＝512帧，则DSP输入的数据在DSP内部延迟512帧以后再通过PCM发出去，就相当于延时了64ms。在DSP内部开辟512字的循环缓冲区，如下表所示一开始输出指针指向“2”，输入指针指向“1”。即当前输入的数据存入“1”，从“2”取出数据发出去，并且每一帧输入、输出指针都加1。当输出指针指向512时，加1，接下来就指向“1”。这样“1”中的数据要经过512帧以后才会发出去，这样就延时了64ms。
请参阅图5所示的流程左边的是主程序流程图，首先做一些初始化工作，如设置中断向量表等；第二步根据延时需要计算所需要的循环缓冲区的大小，设置循环缓冲区的起始地址和大小，设置发送指针和接收指针，中断使能；第三步进入一个发光二极管闪烁的循环以指示程序在运行。同样也是每一帧(125uS)产生一次中断。右边是中断处理程序流程图。如表二所示，第一次进入中断输入的数据写道位置1，输出的数据从位置2读走；第二次进入中断输入的数据写到位置2，输出的数据从位置3读走；第511次进入中断输入的数据写到511位置，输出的数据从512位置读走；第512次中断输入的数据写入512位置，由于是循环缓冲区，所以输出的数据从位置1读走；第513次中断输入的数据写入到位置1，输出的数据从位置2都走。这样数据就延迟了512帧。
表二
DSP在作带内信号监测的时候，可以有很多方法，有时域的也有频域的。频域上比如可以对输入的数据作快速傅立叶变换FFT，计算功率谱；时域上比如可以用过零检测法。这些方法很成熟并且在通讯领域得到广泛的应用。DSP将检测结果放在DSP内部特定的空间再由主处理器读走并通过串口发给PC机。
在此我们让主处理器与PC机通过RS232相连，通过其他方法如以太网口、PCI接口、同步串口等硬件接口也同样可以。另外主处理器1与DSP之间隐含的是HPI接口，DSP运行的程序由主处理器通过HPI下载。如果采用老式的DSP，没有HPI接口，则必须在两者之间加双口RAM，而且DSP也必须有自己的程序存储空间。如果数字线路接口电路2设置成J1(日本的一种数字线路接口)，则本设备的功能也可以用在J1上。同样，如果数字线路接口电路2是一个基于E1或T1的更高频率的接口电路，如E3、T3等，则只要增加DSP的PCM串行接口频率，同样可以实现上面所述的功能。
权利要求
1.一种对数字接口进行多功能测试的方法，其特征在于包括步骤A、主控制器按指定的测试功能，向数字信号处理电路装入相应的测试程序；B、数字信号处理电路执行测试程序，在测试中，通过数字线路接口向被测设备发送测试信号和接收被测设备的输出信号；C、数字信号处理电路将测试结果传送给主控制器。
2.根据权利要求1所述的方法，其特征在于主控制器经通讯接口接收外部设备的测试命令以确定指定的测试功能，以及将测试结果传送给外部设备。
3.根据权利要求1或2所述的方法，其特征在于所述的测试功能至少包括误码测试、回声消除测试和带内信号测试之一。
4.根据权利要求1所述的方法，其特征在于所述的数字线路接口可设置成多种类型的接口。
5.一种实现如权利要求1所述方法的测试设备，其特征在于包括主控制器，以及通过数据、地址和控制总线与该主控制器连接的数字线路接口电路、逻辑电路及数字信号处理电路，所述数字线路接口电路通过非归零脉冲编码调制与数字线路接口电路连接；主控制器根据指定的测试功能向数字信号处理电路装入相应的测试程序模块，数字信号处理电路和数字线路接口电路配合完成测试并将结果传送给主控制器，逻辑电路对内部各个信号作逻辑上的适配。
6.根据权利要求5所述的测试设备，其特征在于还包括锁相环电路，该锁相环电路与所述的逻辑电路连接，数字线路接口电路从线路上提取的时钟经过处理后做为该锁相环电路的同步参考输入。
7.根据权利要求5或6所述的测试设备，其特征在于还包括一计算机，该计算机经通讯接口向所述的主控制器传送测试命令和从主控制器获取测试结果，并显示该测试结果。
8.一种在测试设备中实现误码测试的方法，其特征在于包括以下步骤A、计算数据从发出到返回所需延时的总帧数；B、产生伪随机码，保存在内部，并发送出去；C、经过延时的总帧数后，将接收到的数据与保存在内部的伪随机码进行比较，检测是否有误码。
9.根据权利要求8所述的方法，其特征在于步骤A进一步包括在第N帧发送一帧特定的数据；从第N+1帧开始将发送的数据与接收到的数据进行比较，至到接收的数据与发送的数据相同；根据经过的帧数确定所需延时的总帧数。
10.根据权利要求9所述的方法，其特征在于当比较超过规定的时间则中止比较。
11.一种在测试设备中实现回声消除主观测试的方法，其特征在于包括步骤A、用需要的延时时间乘以帧频，得到所需延时的总帧数M；B、将当前帧接收到的数据延迟M帧后发送出去。
全文摘要
本发明公开了一种对数字接口进行多功能测试的方法及测试设备，其中方法为主控制器按指定的测试功能，向数字信号处理电路装入相应的测试程序；数字信号处理电路执行测试程序，在测试中，通过数字线路接口向被测设备发送测试信号和接收被测设备的输出信号；数字信号处理电路将测试结果传送给主控制器。测试设备包括主控制器，以及通过数据、地址和控制总线与该主控制器连接的数字线路接口电路、逻辑电路及数字信号处理电路，所述数字线路接口电路通过NRZ PCM与数字线路接口电路连接。本发明提供了专用测试设备所没有提供的回声消除主观测试延迟信号产生功能或者带内信号检测的功能。
文档编号G06F13/20GK1480835SQ02136900
公开日2004年3月10日 申请日期2002年9月5日 优先权日2002年9月5日
发明者饶俊阳, 樊荣虎, 吴红文 申请人:深圳市中兴通迅股份有限公司上海第二研究所, 深圳市中兴通迅股份有限公司上海第二