专利名称：一种看门狗清狗电路的制作方法
技术领域：
本实用新型涉及处理器监控领域，具体地说，涉及一种看门狗清狗电路。
WDT的基本原理是当处理器正常工作时，处理器在规定的时间间隔内不断地向WDT发送清狗脉冲，当处理器死机时，由于在规定的时间间隔内处理器不能向WDT发送清狗脉冲，WDT将会产生复位信号将处理器复位，此后，处理器重新开始执行程序，并继续按时清狗。
在应用WDT的嵌入式系统中，通常采用如
图1所示的清狗方式。可编程逻辑器件(PLD，Programmable Logic Device)对来自处理器的地址信号、数据信号和写信号进行译码，以一定的时间间隔输出清狗信号给WDT电路的清狗端WDI，而WDT电路输出的复位信号则送给处理器和其他重要电路。
然而，由于有时处理器业务繁忙，造成处理器超过了最大清狗时间间隔而无法输出清狗信号，致使WDT误以为处理器出现故障而发生误操作，输出复位信号复位处理器和整个系统，从而造成正常业务的终止。
例如，处理器监控电路为ADM706或MAX706看门狗定时器，其要求的最大清狗时间间隔是1.6秒，而且不能修改。如果处理器在1.6秒内未及时清狗，WDT将输出复位信号复位处理器和整个系统，终止处理器正常业务的运行。
尽管现在已经出现了清狗时间间隔可调的处理器监控电路，但是使用得并不广泛，成本也较高，而且清狗的时间间隔可调范围不能根据实际需要灵活设置。
本实用新型通过以下具体技术方案实现一种看门狗清狗电路，位于处理器和看门狗定时器之间，包括一译码器，来自处理器的地址信号、数据信号、以及写信号输入至所述译码器的输入端，所述看门狗清狗电路还包括计数器和计数使能控制器，其中，译码器的输出端连至计数器的清零端，来自看门狗清狗电路外部的时钟信号输入至计数器的时钟端，计数器的任一计数输出信号作为清狗信号输入至看门狗定时器的清狗端，计数器的一个或一个以上的计数输出信号分别输入至所述计数使能控制器的输入端，计数使能控制器的输出端连至计数器的使能端，来自处理器的控制信号输入至计数使能控制器的选择输入端。
与所述看门狗定时器的清狗端相连的计数器计数输出端的输出信号满足看门狗电路清狗信号频率要求。
与所述计数使能控制器的输入端相连的计数器计数输出端根据处理器输出清狗信号所需延长的时间间隔选取。
所述计数使能控制器为N路输入一路输出的选择电路，其中N为计数器计数输出信号送至所述选择电路的路数。
所述译码器、计数器、以及计数使能控制器可由可编程逻辑器件实现。
所述时钟信号为单板时钟信号。
本实用新型在WDT的清狗端之前增设一计数器和计数使能控制器，具有以下特点(1)由于用计数器的输出信号模拟处理器输出清狗信号送至WDT的清狗端，解决了处理器在业务繁忙时不能及时清狗的问题，无需处理器参与清狗。
(2)由于根据看门狗电路对清狗信号的要求，灵活地选择计数器的各种频率的输出信号作为清狗信号，使得该看门狗清狗电路适用于各种芯片型号的看门狗定时器。
(3)根据处理器清狗的时间间隔所需延长的时间，灵活地选取计数器的任意输出信号作为计数使能控制器的输出信号反馈至计数器的使能端，以控制计数器的计数，从而实现了根据需要灵活设置或调整处理器清狗的时间间隔，并且在处理器执行耗时操作时不会由于来不及清狗而造成单板异常复位。
(4)由于所采用的计数器、译码器、计数使能控制器均可用PLD实现，对于使用PLD电路的单板，改动仅限于PLD内部，单板的硬件结构变化小，简化了软、硬件的设计。
本实用新型为了延长处理器输出清狗信号的时间间隔，在WDT的清狗端之前增设一计数器和计数使能控制器，用计数器的输出信号模拟处理器输出清狗信号并送至WDT的清狗端，用计数使能控制器控制计数器的计数时间，以实现根据需要灵活设置清狗的时间间隔，而处理器不必按WDT的最大时间间隔输出清狗信号。
参见图2所示，图2为延长处理器输出清狗信号的时间间隔的电路原理图。该看门狗清狗电路至少包括译码器、计数器、计数使能控制器，在图2中，以8位计数器为例来说明。来自处理器的地址信号、数据信号、以及写信号输入至译码器的输入端，译码器的输出信号作为计数器的清零信号送至计数器的清零端；来自单板的时钟信号作为计数器的计数脉冲送至计数器的时钟端，计数器输出的任一计数输出信号作为清狗信号送至WDT的清狗端，由于计数器不同计数输出端的计数输出信号周期都不相同，可以根据WDT电路的清狗信号频率要求来选择，只要清狗信号一直存在，WDT电路就不会将处理器复位，例如，将图2中计数器的计数输出端Q0的输出信号作为清狗信号输出至WDT的清狗端；根据处理器输出清狗信号的时间间隔所需延长的时间，选取计数器的一个或一个以上计数输出信号输入至计数使能控制器的输入端，计数使能控制器的输出信号送至计数器的计数使能端，来自处理器的控制信号送至计数使能控制器的选择输入端，如图2中，计数使能控制器的输入信号取自计数器的高4位计数输出端信号，该电路可以为一个4路输入1路输出的4选一选择电路。所述计数使能控制器有两个作用，一是用于计数器的使能控制，即计数或者保持，一旦达到预先设定的计数值，计数器就会停止计数，同时不再输出清狗信号；二是对计数器的输出信号进行选择，即，通过选择信号来选取计数使能控制器的输入信号中的一路信号作为计数使能控制信号的输出信号，因此清狗的时间间隔可以根据实际情况灵活选取。
上述译码器、计数器、计数使能控制器可使用分立电路实现，也可用可编程逻辑器件实现。
下面结合图3所示的清狗电路的波形图进一步说明该清狗电路的工作原理。
当处理器输出指定的地址、数据和写信号时，译码器输出一个低电平宽度大于时钟周期的输出信号，将计数器清零，计数器重新开始计数，将计数器输出信号频率满足WDT清狗信号要求的信号作为清狗信号，即，图中清狗信号周期小于清狗信号的最大清狗时间间隔，例如ADM706或MAX706看门狗定时器，清狗信号周期应小于1.6秒，当计数器再次被译码器输出信号清零时，计数器重新计数。在上述相邻两个译码器输出低电平信号之间的间隔即为处理器的实际清狗时间间隔，而在该时间间隔中，处理器并不参与生成清狗信号，因此延长了处理器的清狗时间间隔，不必担心处理器因业务繁忙而无法按时清狗。
另外，还可通过计数使能控制器来控制计数器计数达到预定的计数值。例如，假如计数使能控制器选取计数器输出端Q4的输出信号作为计数器的使能控制，则当计数器Q4输出高电平时，计数到达预定的计数值，计数器就停止计数，同时不再输出清狗信号，若时钟信号周期为1秒，则可在32秒内由清狗电路定期清狗，而不需要处理器参与。因此，灵活地选择计数器输出端的输出信号作为计数使能控制器的输入信号，适当地选择时钟信号周期，能够实现处理器清狗的最大时间间隔的灵活选取，即使在无译码器输出信号清零时，也可设定在一定的时间间隔由计数器提供清狗信号，摆脱了译码器输出信号的限制。在这种情况下，为保证可靠性，必须在计数器停止计数之前处理器再次清狗。
权利要求1.一种看门狗清狗电路，位于处理器和看门狗定时器之间，包括一译码器，来自处理器的地址信号、数据信号、以及写信号输入至所述译码器的输入端，其特征在于，所述看门狗清狗电路还包括计数器和计数使能控制器，其中，译码器的输出端连至计数器的清零端，来自看门狗清狗电路外部的时钟信号输入至计数器的时钟端，计数器的任一计数输出端的输出信号作为清狗信号输入至看门狗定时器的清狗端，计数器的一个或一个以上的输出信号分别输入至所述计数使能控制器的输入端，计数使能控制器的输出端连至计数器的使能端，来自处理器的控制信号输入至计数使能控制器的选择输入端。
2.根据权利要求1所述的看门狗清狗电路，其特征在于，与所述看门狗定时器的清狗端相连的计数器计数输出端的输出信号满足看门狗电路清狗信号频率要求。
3.根据权利要求1所述的看门狗清狗电路，其特征在于，与所述计数使能控制器的输入端相连的计数器计数输出端根据处理器输出清狗信号所需延长的时间间隔选取。
4.根据权利要求1所述的看门狗清狗电路，其特征在于，所述计数使能控制器为N路输入一路输出的选择电路，其中N为计数器计数输出信号送至所述选择电路的路数。
5.根据权利要求1所述的看门狗清狗电路，其特征在于，所述译码器、计数器、以及计数使能控制器由可编程逻辑器件实现。
6.根据权利要求1所述的看门狗清狗电路，其特征在于，所述时钟信号为单板时钟信号。
专利摘要一种看门狗清狗电路，位于处理器和看门狗定时器之间，包括一译码器，来自处理器的地址信号、数据信号、以及写信号输入至所述译码器的输入端，所述看门狗清狗电路还包括计数器和计数使能控制器，其中，译码器的输出端连至计数器的清零端，来自看门狗清狗电路外部的时钟信号输入至计数器的时钟端，计数器的任一输出信号作为清狗信号输入至看门狗定时器的清狗端，计数器的一个或一个以上的输出信号分别输入至所述计数使能控制器的输入端，计数使能控制器的输出端连至计数器的使能端，来自处理器的控制信号输入至计数使能控制器的选择输入端。解决了在处理器业务繁忙的情况下不能及时清狗的问题，并可根据需要灵活设置或调整处理器清狗的时间间隔。
文档编号G06F11/30GK2599652SQ02289138
公开日2004年1月14日 申请日期2002年12月4日 优先权日2002年12月4日
发明者李延松 申请人:华为技术有限公司