专利名称：声学噪声信号处理芯片的制作方法
技术领域：
本实用新型属于信号处理领域，涉及一种声学噪声信号实时处理芯片及实现方法。
现有的技术处理声学噪声信号一般是基于各种操作系统设计的应用软件完成对声学噪声信号的处理，它主要适合对声学噪声信号的事后处理(先测量、后处理)，不能完成对单路或多路声学噪声信号的实时处理。
本实用新型提供的声学噪声信号处理芯片及实现方法目前还未见类似的研究成果，以下是本发明的特点及优点。
1.基于片上系统(SoC)完成噪声信号实时处理，为设计低功耗、小型化的噪声信号处理设备提供了条件；2.能同时完成对一路噪声信号的总声压级和声压级谱的实时分析；3.不涉及到半导体加工，开发周期短、设计费用低，研发风险小。
详细说明。
图1为声学噪声信号处理芯片引脚图；图2为声学噪声信号处理芯片系统设计模块图；图3为声学噪声信号处理芯片数据管理图；图4为FFT核与存储器连接框图；图5为声压级谱序列计算框图；图6为声学噪声信号处理芯片声压级谱估计仿真结果。
表1为声学噪声信号处理芯片设计参数；表2为声学噪声信号处理芯片引脚定义；表3为声学噪声信号处理芯片的内部存储器配置表。
声学噪声信号的处理，本质上是对非平稳序列进行统计和分析的过程。为了简化分析并获得按时间连续的统计分析处理结果，在声学噪声信号的处理一般将数据划分成连续的、等间隔的子段，将每一子段的采样序列近似认为是平稳随机序列，并按经典谱估计的方法进行分析。
总声压级计算方法将飞行数据按时间分成连续的、等间隔的子段，每个子段的样本数为M，设第i个子段对应的采样序列为xi(n)，n＝0，1，2，…，M-1，用SPL表示随时间变化的总声压级序列，则第i个子段的总声压级SPL(i)为SPL(i)=10logp(i)2p02i=0,1,2,···----(1)]]>其中p(i)2=1M×Σn=0M-1(xi(n)-μi)2]]>p0＝20μPa式(1)中，μi为第i个子段对应的采样序列的均值，p0为标准声压，Pa为帕。
声压级谱估计方法将飞行数据按时间分成连续的、等间隔的子段，按经典谱估计的方法估计声压级谱的方法如下(1)快速傅立叶变换(FFT)
设每个子段的样本数为N。假设各子段数据为平稳随机序列，设第i个子段经过零均值处理的采样序列为xi(n)，n＝0，1，2，…，N-1，对xi(n)进行快速傅立叶变换(FFT)得到Xi(k)，k＝0，1，2，…，N-1，则有Xi(k)=ΣK=0N-1x(n)WNnkk=0,1,2,···,N-1----(2)]]>式(2)中，WN=e-j2πN]]>。
(2)对FFT数据平方设信号的采样频率为fs，N点FFT等效于中心频率为nΩ的1024个带通滤波器对输入序列xi(n)进行滤波，相邻两个滤波器(频率单元)的中心频率间隔为Ω＝2π×fs/N，则第i个频率单元的功率谱Fi(k)3为Fi(k)2＝2×(R(k)2+I(k)2)＝2×|Xi(k)|2(3)式(3)中，R(k)、I(k)分别为第i个频率单元FFT输出的实部、虚部。
(3)频率平均声压级谱的频率间隔一般是三分之一倍频程。设Xj(l)～Xj(l+Δm-1)共Δm个滤波器的中心频率落在第j个频段，则第j个频段的平均功率p(j)2为p‾i(j)2=2Δm×ΣΔl=0Δm-1|Xi(l+Δl)|2----(4)]]>式(4)中j为频段序号，声学噪声信号的频率分析范围为20Hz～8kHz，因此，0≤Δm＜85，j＝1，2，3…23(4)时间平均设在Δt时间内声学噪声信号是平稳的，Δt时间内设第j个频段的功率时间平均值 (j)为p~(j)=10logp‾(j)2po2----(5)]]>式(5)中p0为标准声压，序列 (j)构成了声学噪声信号的声压级谱。
算法简化 考虑到声学噪声信号的非平稳性，也为了让芯片用户更好的确定时间平均的子集抽样时间，声学噪声信号处理芯片不完成总声压级序列及声压级谱的时间平均；同时，因为完成对数运算(主要是小数部分)占用硬件资源量大，而在传感器、变换器选定的条件下，总声压级序列及声压级谱的动态范围基本可以确定，因此，声学噪声信号处理芯片的处理结果分别为式(1)中p(i)2和式(4)中p(j)2。
表1为声学噪声信号处理芯片设计参数。虽然总声压级和声压级谱的计算方法已确定，但还有很多芯片设计参数需要确定如快速傅立叶变换(FFT)变换字长、运算字长、总声压级的时域分辨率、声压级谱的频率分辨率设计参数需要确定。
快速傅立叶变换级数FFT采用Xilinx公司LogiCore提供的1024点FFT内核，该内核的FFT级数为10，即每1024个采样数据进行一次快速傅立叶变换。采用定点补码运算，逐级衰减法解决溢出问题，即在每次蝶形运算之前将数据幅度除2。与输入端对输入信号一次性衰减的方法相比，逐级衰减法输出声学噪声小，因为FFT前面几级引入的声学噪声都被后面几级的比例因子压缩掉，与块浮点法相比，该算法简单归整，硬件实现相对容易，运算速度快，不需要额外花费时间进行溢出判断。
频率分辨率Xilinx公司的FFT内核的1024点FFT的运算时间为4096个机器周期，如果1024点的采样时间正好等于1024点的FFT运算时间，则可达到数据输入量和数据运算量匹配。设处理芯片工作频率为f，如果采样频率fs＝4f，则1024点的采样时间正好等于1024点的FFT运算时间。
1024点FFT等效于中心频率为nΩ(n＝0，1，2，…1023)的1024个带通滤波器对输入序列进行滤波，相邻两个滤波器的中心频率间隔为Ω＝2π×fs/1024，频率分辨率为fs/1024赫兹。
时域分辨率每128个采样数据计算一次总声压级值，则总声压级序列的时域分辨率为t＝128/fs秒。
运算字长Xilinx公司FFT内核的计算字长为16位，因此，声学噪声信号处理芯片的字长为16位。
有限字长误差有限字长误差的误差源为A/D变换的量化误差、系数的量化误差、截断误差。根据文献[62]对点补码FFT误差进行了建模分析，若输入信号为白噪声，最大误差约为7LSB，输入信号为高斯分布，则最大误差约为10个LSB。
输出结果及输出数据格式声学噪声信号处理芯片的输出结果主要是总声压级序列(式1中p(i)2)和声压级谱序列(式(4)中p(j)2)，同时记录并传输的信号还有时域输入的零位、最大值、最小值和特征码，分别用于监测传感器和声学噪声信号处理芯片的工作状态。零位、最大值、最小值和特征码用8bit表示，总声压级序列(式(1)中p(i)2)和声压级谱序列(式(4)中p(j)2)处理结果采用16位定点表示。每1024个采样数据做8次总声压级运算，一次三分之一倍频程声压级谱分析。
在FFT的蝶形运算中，对存储器的读写操作频繁，为了简化板级电路设计，减少元器件之间的连线和接点数目，保证数据的可靠读写，采用System on Chip的设计思想，将一路声学噪声信号的全部处理电路(包括存储器)设计在一片FPGA母片上。
图2为声学噪声信号处理芯片系统设计模块图。声学噪声信号处理芯片软件采用超高速集成电路硬件描述语言(VHDL)设计，芯片设计软件由四种模块组成，它们是系统控制模块(1)、输入模块(2)、声压级谱分析模块(3)、总声压级计算模块(4)、输出模块(5)共五部分。
芯片采用自顶向下(Top-Down)的层次化结构设计方法。顶层为系统控制模块，该模块由四个子模块组成，它们分别是输入模块、声压级谱分析模块、总声压级计算模块、输出模块。各模块的功能如下(1)系统控制模块●系统复位；●控制输入输出时序；●产生FFT时钟、产生A/D控制信号；●输入模块、核模块、输出模块元件例化连接。
(2)输入模块●产生核模块启动运算控制信号；●计算输入零位；●监测输入最大(小)值。；●完成对输入数据的预处理；(3)声压级谱分析模块●计算一路声学噪声信号声压级谱序列既，即式(4)中p(j)2；(4)总声压级计算模块●计算一路声学噪声信号的总声压级序列，即式(1)中p(i)2；(5)输出模块●控制串性输出时序。
表3为声学噪声信号处理芯片的内部存储器配置表。在声学噪声信号处理芯片的设计中，片内可配置RAM的容量是决定FPGA母片型号的主要因素之一。1024点FFT运算共需要6个双口RAM，总存储容量为1024×6×16＝98,304kbit，选用Xilinx公司生产的XCV600(内部Block RAM的总容量为98.304bit)正好可以满足1024点FFT对数据存储空间的要求。
声学噪声信号处理芯片在连续读入数据的同时，对采样数据实现分段处理、定时输出，存在输入数据和输出结果的缓存问题。要利用有限的存储空间，保证数据的连续读入、分段处理和定时输出的协调性设计，合理的数据存储和数据管理非常重要。表3中，共设计了三组六个双口RAM，其中X，Y两组RAM轮流存储FFT输入数据及FFT中间运算结果，Z组RAM存储FFT最终运算结果的，1024点FFT运算总共需要1024×6×16＝98.304bit(FFT内核运算字长为16位)存储容量，这正好是XCV600全部Block RAM的总容量。
图3为声学噪声信号处理芯片数据管理图。声学噪声信号处理芯片的以A、B两工作模式循环工作，A、B种工作模式均为4096个机器周期，下面以当前1024个采样数据处理过程(实线部分)，说明芯片的数据管理机制。
(1)模式A●当前1024个输入数据写入XRe，同时，按时间顺序依次计算每128个输入数据的均值(式(1)中μi)，得到8个采样序列均值，存入8寄存器中(8位)。
(2)模式B(FFT运算)●进行第1级蝶形运算(XRe/XIm的第1时间段)，并将运算结果同址写回XRe/XIm，同时，利用XRe中数据求总声压级序列(式(1)p(i)2)，得到8个总声压级值，存入寄存器(16位)。
●进行第2、3、4级蝶形运算(XRe/XIm的第2、3时间段)，均将运算结果同址写回XRe/XIm。
●进行最后一级蝶形运算(XRe/XIm的第4时间段)，依次将FFT的最终结果，按频率顺序写入ZRe/ZIm。
(3)模式A(结果输出)●ZRe/ZIm的第1、2、3时间段，允许片外系统读出声压级谱估计值。
为节省存储空间，声压级谱估计值p(j)2，在数据数据输出前直接利用ZRe/ZIm内数据计算，只需要设计一个16位寄存器即可解决声压级谱的输出缓冲问题。
图3所示的数据管理机制(包括实线和虚线两部分)，只需要设计少量的寄存器，即可满足声学噪声信号处理芯片设计对存储空间的要求。
快速傅立叶变换图4为FFT核与存储器连接框图，其中，输入序列为x(n)，输出序列为X(k)。快速傅立叶变换基于Xilinx公司的FFT核完成。Xilinx公司的FFT核采用Cooley_Tukey算法，基-4定点运算，其旋转因子、FFT运算结果均为16位。1024点FFT分5级完成，每级包含256个蝶形运算。1024点FFT共需4098个机器周期。
利用FFT核完成1024点FFT，设计的关键在数据的调度。声学噪声信号的采样频率为fs，处理芯片工作频率f，fs与f的设计关系为f＝fs/4，则1024个数据的采样时间正好等于1024点的FFT运算时间，只要YRe/YIm和XRe/XIm轮流存储输入数据，即可按图3设计的数据管理机制，完成对数据的连续读入，不会出现数据丢失。
图4中，YRe/YIm和XRe/XIm轮流与FFT核和输入连接。在图3的模式A，XRe连续写入输入数据，YRe/YIm与FFT核连接，FFT核对YRe/YIm内数据进行计算，并将中间计算结果同址写回YRe和YIm。由于1024点的采样时间正好等于1024点FFT运算时间，当XRe数据写满时，当前1024点FFT结束，FFT核切换至YRe/YIm，进入图3的模式B，FFT核开始计算YRe内的1024个数据，同时YRe连续写入新的数据。FFT核轮流处YRe和XRe内输入数据，保证数据的连续输入、分段处理和定时输出的协调进行。
图5为声压级谱序列计算框图。共设计了两个16位乘法器，一个31位累加器和被除数为23位，除数为7位的除法器，完成声压级谱序列运算。声压级谱序列的计算在FFT核输出的同时进行，两个乘法器同时求出FFT实部和虚部平方，二者相加并四舍五入后输入累加器，累加器根据公式(4)Δm的取值(以FFT变换时序为准)，求各频段内平均功率，将累加器的高23与除法器被除数对齐，除以Δm后即为各频段的平均功率。
总声压级计算的输入值为8位编码(输入数据的高8位)，共设计了一个8位乘法器、两组8×16位寄存器堆和一个128位寄存器完成数学模型为式(1)的总声压级序列的计算。
每128个采样值之和在数据写入XRe或YRe时计算，并计算结果写入128位寄存器的相应位置。在图3中模式B，在FFT工作的同时，重新从XRe或YRe中读出数据，完成式(1)的总声压级序列的计算。由于FFT核采用按时间取法(DIT)，FFT工作时读出数据是间隔的，因此，采用4个累加器，分两次同时累加式(1)中平方值。
每1024个点产生8个总声压级值，为保证数据可靠输出，采用两组8×16的寄存器堆，轮回轮流保存p(i)2的值。两组寄存器堆的工作原理与FFT的X组和Y组存储器机制相近。
图6为声学噪声信号处理芯片声压级谱估计仿真结果。(a)为输入数据。输入为标准正弦波，正弦信号频率为100Hz，正弦波峰峰值VPP＝215-1＝32,767，按三分之一倍频程分析，谱估计的结果应该在第5个频段即f＝100Hz处，p(5)2的理论值为32,767。(b)为处理芯片仿真输出结果。仿真输出结果为在f＝100Hz处，p(5)2的输出结果为32,742，处理芯片的傅立叶变换相对误差为0.07％。
声学噪声信号处理芯片选用Xilinx公司生产、型号为XCV600-4的FPGA母片完成。处理芯片的行为级仿真采用美国Active公司开发的Active-VHDL软件完成。处理芯片的综合、映射、布局、布线及带有时延的后仿真(Post Simulation)则采用Xilinx公司Fundation可编程逻辑设计软件完成。
附表1、表2、表3
表1
表2
表3
权利要求1.一种声学噪声信号实时处理芯片，其特征在于基于SoC(System on Chip)的思想，完成声学噪声信号处理芯片的设计，其设计方法具体包括如下步骤(I)声学噪声信号处理芯片设计参数确定；(II)声学噪声信号处理芯片系统设计；(III)声学噪声信号处理芯片设计软件编写；(IV)声学噪声信号处理芯片设计仿真；(V)声学噪声信号处理芯片的FPGA实现，其特征在于上述第(I)给出了声学噪声信号处理芯片设计的各种参数，第(II)、第(III)、第(IV)采用超高速集成电路硬件描述语言完成芯片的设计，第(V)基于可编程门阵列完成了声学噪声信号处理芯片的实现，芯片采用自顶向下(Top-Down)的层次化结构设计方法，顶层为系统控制模块，该模块由四个子模块组成，它们分别是输入模块、声压级谱分析模块、总声压级计算模块、输出模块。
2根据权利要求1所述的一种声学噪声信号处理芯片，其特征在于给出了噪声信号处理芯片设计优化参数。
3根据权利要求1所述的一种声学噪声信号处理芯片，其特征在于采用可编程门阵列完成噪声信号处理芯片设计。
4根据权利要求1所述的一种声学噪声信号实时处理芯片，其特征在于该芯片主要完成一路噪声信号的总声压级和声压级谱的计算。
5根据权利要求1所述的一种声学噪声信号实时处理芯片，其特征在于改变声学噪声信号实时处理芯片工作的时钟频率，即可改变声学噪声信号的采样频率。
专利摘要本实用新型属于信号处理领域，它公开了一种声学噪声信号处理芯片及实现方法。该芯片主要完成一路声学噪声信号的总声压级和声压级谱的计算。芯片采用超高速集成电路硬件描述语言(VHDL)完成，基于可编程门阵列实现。芯片设计软件包括系统控制模块(1)、输入模块(2)、声压级谱分析模块(3)、总声压级计算模块(4)、输出模块(5)共五部分。本实用新型可完成噪声信号的实时处理，能同时完成对一路噪声信号的总声压级和声压级谱的实时分析，可用于半导体加工，开发周期短，设计费用低，研发风险小。
文档编号G06F17/14GK2566372SQ0228917
公开日2003年8月13日 申请日期2002年12月12日 优先权日2002年12月12日
发明者谌德荣 申请人:谌德荣