专利名称：具有除错模式的存储装置、设有该存储装置的电子装置，以及其除错方法
技术领域：
本发明是关于一种存储装置，特别是关于一种具有除错模式的存储装置。
背景技术：
在手机、个人数字秘书PDA等其它电子装置中，常会使用存储如1T-SRAM或LPDRAM来存放程序或数据。然而，程序开发过程中，手机或PDA常常会因为程序错误或是硬件不稳定而造成当机。传统上是藉由逻辑分析仪(logicanalyzier)来对产生错误的程序或数据进行测试，并产生波形图，用以分析及除错，但是逻辑分析仪的价格昂贵且效率不佳，将使得开发成本增加，且无法缩短产品开发的时间。
因此若能提供一具有除错模式的存储设置于电子装置中来帮助除错，并借由电子装置中的微处理器来作分析及除错，将有助于产品的开发。
发明内容
有鉴于此，本发明的首要目的在于提供一种具有除错模式的存储装置来辅助电子装置进行分析及除错，以降低开发成本及增进产品开发速度。
此外，本发明的另一目的在于提供一种存储装置的除错方法。
本发明提供一种具有除错模式的存储装置，包括一存储单元，用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以根据一外部信号，致能上述第一至第三缓存器，并侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，而致使上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据。
本发明并提供一种电子装置的除错方法，包括提供一具有除错模式的存储装置，设置于上述电子装置中，其中上述存储装置包括一存储单元，用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以控制上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据。接着，侦测上述地址信号、上述指令信号以及上述对应数据是否变化，并于上述地址信号、上述指令信号以及上述对应数据变化时，致使上述三缓存器，分别储存上述地址信号、指令信号，以及上述对应数据。然后，读取上述三缓存器中所储存的上述地址信号、指令信号，以及上述对应数据。最后，根据读取的上述地址信号、指令信号以及上述对应数据进行除错分析。
本发明更提供一种具有除错模式的存储的电子装置，包括一电子装置本体，具有复数既定程序，并且至少包括一微处理单元，用以执行上述复数既定程序及进行除错分析，并且上述微处理单元输出一致能信号以进入一除错模式；以及一具有除错模式的存储装置，设置于上述电子装置中，包括一存储单元，于上述微处理单元执行上述既定程序时，上述存储单元用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以根据上述致能信号，致能上述第一至第三缓存器，并侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，而致使上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据；其中上述微处理单元是根据上述第一至第三缓存器所储存的上述地址信号、上述指令信号以及上述对应数据，进行除错分析。
图1是本发明实施例的示意图；图2是本发明实施例的另一示意图；图3是本发明的除错方法的流程图。
图号说明10具有除错模式的存储装置；12存储单元； 14地址缓存器；16指令缓存器；18数据缓存器；20除错模式控制器；150电子装置本体；151微处理单元。
具体实施例方式
如图1中所示，是本发明的具有除错模式的存储的电子装置200，包括一电子装置本体150以及一具有除错模式的存储10。
其中，电子装置本体150，举例来说移动电话、个人数字秘书PDA，或其它信息家电等等，通常上述电子装置本体都150至少包含有一微处理单元151以及其它外围配备，例如液晶屏幕、按键、电池等等(未显示于图中)，并且具有复数既定程序。微处理单元151是根据指令信号而执行一对应的程序，举例来说微处理单元151可为一模拟处理器(Incircuit Emulation，ICE)。以移动电话来说，同样地设有一微处理单元来执行相关的程序，例如根据使用者所输入的查询电话簿中的数据，或是使用者所输入的电话电话号码进行拨号等等。
为了使用者能拿到一个没有问题的产品，在各种电子产品的开发流程中，测试及除错是无法避免的。因此，本发明的电子装置本体150中的微处理单元151，更输出一除错致能信号以进入一除错模式。
如图2中所示，本发明的具有除错模式的存储装置10，设置于图1中的电子装置200中。上述存储装置10包括一存储单元12、一地址缓存器14、一指令缓存器16、一数据缓存器18以及一除错模式控制器20。
其中存储单元12，耦接至微处理单元151，当微处理单元151执行某些既定程序时，用以根据一地址信号Add及一指令信号com，存取一对应数据D。一般来说，存储单元12会包含有一指令信号译码器，用以对上述指令信号进行译码、一地址信号译码器，用以对上述地址信号进行译码，以及一存储数组，用以储存上述对应数据等等。
另外，地址缓存器14、指令缓存器16以及数据缓存器18是耦接存储单元12。举例来说，地址缓存器14、指令缓存器16、数据缓存器18是各为一位移缓存器，并且可由栓锁或正反器所构成，且每一位移缓存器用以储存至少一笔数据，例如32笔、64笔或以上。
除错模式控制器20，是耦接至微处理单元151，当接收至除错致能信号时，致能上述第一至第三缓存器，以进入一除错模式，并开始侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，致使地址缓存器14、指令缓存器16、数据缓存器18开始储存地址信号Add、指令信号com以及对应的数据D。
之后，当本发明的具有除错模式的存储的电子装置欲进行除错分析时，即可透过微处理单元151是根据地址缓存器14、指令缓存器16、数据缓存器18所储存的地址信号Add、指令信号com以及对应的数据D，进行除错分析。
图3是本发明的除错方法的流程图。本发明的电子装置的除错方法，首先步骤21，提供一具有除错模式的存储装置如图2中所示，设置于电子装置本体200中，其中电子装置本体200具有复数既定程序，且至少包括一微处理单元151，用以执行上述复数既定程序及进行除错分析，而且上述微处理单151元输出一除错致能信号Sc1以进入一除错模式，存储装置10包括一存储单元12，用以根据一地址信号及一指令信号，存取一对应数据、一第一至第三缓存器14、16、18，耦接存储单元12、以及一除错模式控制器20，用以控制上述第一至第三缓存器14、16、18储存上述地址信号、上述指令信号以及上述对应数据。
接着，步骤23，微处理单元151输出一除错致能信号Sc1至除错模式控制器20，使存储装置10进入一除错模式，即致能三缓存器14-18，除错模式控制器20侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，致使地址缓存器14、指令缓存器16、数据缓存器18开始储存地址信号Add、指令信号com以及对应的数据D。
然后，步骤25，电子装置200的微处理单元151是执行至少一被测程序，因此，除错模式控制器20会侦测上述地址信号、上述指令信号以及上述对应数据开始液生改变，故会致使第一至第三缓存器14-18分别开始储存上述被测程序执行时，所产生的指令信号、地址信号以及对应的数据。
最后，当电子装置200欲进行被测程序的除错分析时，电子装置200的微处理单元151会读取第一至第三缓存器14-18中所储存的上述地址信号、指令信号，以及上述对应数据。并且，根据读取的上述地址信号、指令信号以及上述对应数据进行除错分析。
因此本发明的具有除错模式的存储的电子装置，进行测试、分析及除错时，将再不需要藉由传统的逻辑分析仪，而可以降低开发成本，且缩短产品开发的时间。
权利要求
1.一种具有除错模式的存储装置，包括一存储单元，用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以根据一外部信号，致能上述第一至第三缓存器，并侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，致使上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据。
2.根据权利要求1所述的具有除错模式的存储装置，其中上述存储单元至少包括一指令信号译码器，用以对上述指令信号进行译码；一地址信号译码器，用以对上述地址信号进行译码；以及一存储数组，用以储存上述对应数据。
3.根据权利要求1所述的具有除错模式的存储装置，其中上述第一至第三缓存器是各为一位移缓存器，每一位移缓存器用以储存至少一笔数据。
4.根据权利要求3所述的具有除错模式的存储装置，其中上述位移缓存器是由栓锁所构成。
5.根据权利要求3所述的具有除错模式的存储装置，其中上述位移缓存器是由正反器所构成。
6.一种电子装置的除错方法，包括提供一具有除错模式的存储装置，设置于上述电子装置中，其中上述存储装置包括一存储单元，用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以控制上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据；侦测上述地址信号、上述指令信号以及上述对应数据是否变化；于上述地址信号、上述指令信号以及上述对应数据变化；致使上述三缓存器分别储存上述地址信号、指令信号，以及上述对应数据；读取上述三缓存器中所储存的上述地址信号、指令信号，以及上述对应数据；以及根据读取的上述地址信号、指令信号以及上述对应数据进行除错分析。
7.根据权利要求6所述的存储装置的除错方法，其中上述存储装置至少包括一指令信号译码器，用以对上述指令信号进行译码；一地址信号译码器，用以对上述地址信号进行译码；以及一存储数组，用以储存上述对应数据。
8.根据权利要求6所述的存储装置的除错方法，其中上述第一至第三缓存器是各为一位移缓存器，每一位移缓存器用以储存至少一笔数据。
9.根据权利要求8所述的存储装置的除错方法，其中上述位移缓存器是由栓锁所构成。
10.根据权利要求8所述的存储装置的除错方法，其中上述位移缓存器是由正反器所构成。
11.一种具有除错模式的存储的电子装置，包括一电子装置本体，具有复数既定程序，并且至少包括一微处理单元，用以执行上述复数既定程序及进行除错分析，并且上述微处理单元输出一致能信号以进入一除错模式；以及一具有除错模式的存储装置，设置于上述电子装置中，包括一存储单元，于上述微处理单元执行上述既定程序时，上述存储单元用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以根据上述致能信号，致能上述第一至第三缓存器，并侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，致使上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据；其中上述微处理单元是根据上述第一至第三缓存器所储存的上述地址信号、上述指令信号以及上述对应数据，进行除错分析。
12.根据权利要求11所述的具有除错模式的存储的电子装置，其中上述存储单元至少包括一指令信号译码器，用以对上述指令信号进行译码；一地址信号译码器，用以对上述地址信号进行译码；以及一存储数组，用以储存上述对应数据。
13.根据权利要求11所述的具有除错模式的存储的电子装置，其中上述第一至第三缓存器是各为一位移缓存器，每一位移缓存器用以储存至少一笔数据。
14.根据权利要求13所述的具有除错模式的存储的电子装置，其中上述位移缓存器是由栓锁所构成。
15.根据权利要求13所述的具有除错模式的存储的电子装置，其中上述位移缓存器是由正反器所构成。
16.根据权利要求11所述的具有除错模式的存储的电子装置，其中上述电子装置本体为一可携式电子装置。
17.根据权利要求16所述的具有除错模式的存储的电子装置，其中上述电子装置本体为一个人数字秘书(PDA)。
18.根据权利要求16所述的具有除错模式的存储的电子装置，其中电子装置本体为一移动电话。
全文摘要
本发明提供一种具有除错模式的存储装置，包括一存储单元，用以根据一地址信号及一指令信号，存取一对应数据；一第一至第三缓存器，耦接上述存储单元；以及一除错模式控制器，用以根据一外部信号，致能上述第一至第三缓存器，并侦测上述地址信号、上述指令信号以及上述对应数据是否改变，且于上述地址信号、上述指令信号以及上述对应数据改变时，而致使上述第一至第三缓存器储存上述地址信号、上述指令信号以及上述对应数据。
文档编号G06F11/28GK1519729SQ03100840
公开日2004年8月11日 申请日期2003年1月22日 优先权日2003年1月22日
发明者林正民, 汪中权 申请人:捷诚科技股份有限公司