专利名称：可自测试的带微处理器的智能卡芯片的制作方法
技术领域：
本发明涉及一种带微处理器的智能卡芯片，尤其涉及一种可进行自测试的带微处理器的智能卡芯片。
背景技术：
带有集成电路的智能卡在国民经济各个领域中迅速推广和发展。带有CPU的智能卡是智能卡中最主要的一类。它广泛用于金融、通讯、社会保障、交通、付费、身份管理等各个领域。
由于智能卡应用的特殊性，对安全性和可靠性有特别高的要求，如果由于设计、制造、工艺等各方面因素产生的有缺陷的芯片未被检测出来而进入用户手中将会造成很大的危害。因此对于带CPU的智能卡芯片必须对每一片芯片都进行全面的详尽的测试。
带有CPU的智能卡芯片内部包含了CPU，大容量数据存储器EEPROM，随机存储器RAM。用于存放操作系统的程序存储器ROM，用于加解密运算的加密协处理器和外部通讯的7816串行口等模块在一个芯片内组成了一个完整的系统。
测试设计的基点是可控制性和可观察性，可控制性是指对电路内部每个节点都能进行置位和复位控制，可观察性是能够直接或间接观察到电路中任何节点的状态。
目前带CPU的智能卡芯片的测试方法见图1，由外部测试设备产生测试矢量，在外部测试模式信号控制下将测试矢量通过ISO7816串行口逐条送入芯片主电路中，测试结果由ISO7816串行口输出，由测试设备对测试结果进行分析，判断芯片各项功能、性能是否符合设计要求。
由于带CPU的智能卡在一个芯片内组成了包括操作系统软件在内的完整系统，集成度和系统复杂性随着电子商务等需求的增加系统复杂性及集成度越来越高，又由于带CPU的智能卡在安全性可靠性方面的要求也日益上升，必须对CPU、ROM、RAM、加密协处理器、EEPROM存储器进行全面测试，尤其是对EEPROM存储器必须对每个存储单元进行反复采用不同数据进行读、写、擦除及数据保持方面的测试。测试设备价格高，测试时间长。使生产成本提高并影响交货期。市场需求要求能有一种降低测试成本，减少测试时间的方法。
发明内容
本发明所要解决的技术问题是在带CPU的智能卡芯片内增加了内建自测试电路，使用户基本上不必连接外部测试设备，就可以进行该智能卡芯片的测试和验证。
为了解决上述技术问题，本发明采用了下述技术方案在带有CPU的智能卡芯片内增加了内建的并与该主电路双向连接的自测试电路，该自测试电路可对主电路进行全面测试。所述的自测试电路包括一个根据外部测试模式信号的状态将输入的正常工作数据或测试命令送入主电路的多路开关；一个可根据多路开关来的测试命令控制产生测试数据的测试图形发生器；一个可对测试结果进行压缩并对测试结果进行分析并输出的特征分析器；该智能卡芯片可自行自测试并输出测试结果，判别芯片是否合格及故障类型，用户基本上不必连接外部测试设备，就可以进行该智能卡芯片的测试和验证，从而降低测试成本，减少测试时间。
图1为目前带CPU的智能卡芯片的常规测试电路原理图。
图2为本发明的可自测试的带微处理器的智能卡的电路原理图。
图3为图2所示的多路开关的电路原理图。
图4为图2所示的测试图形发生器TPG的电路原理图。
图5为图2所示的特征分析器SA的电路原理图。
具体实施例方式
如图2所示本实施例中提供的一个可自测试的带微处理器的智能卡芯片，其内设有自测试电路，该自测试电路可对智能卡芯片内的主电路1，即CPU11、ROM12、RAM13、EEPROM14、加密算法协处理器15进行全面测试，该自测试电路包括一个根据外部测试模式信号的状态将从输入串口2输入的正常工作数据或测试命令，送入主电路1的多路开关3。一个根据由多路开关3来的测试指令控制产生测试数据的测试图形发生器(TPG)4，一个对测试结果数据进行压缩并对测试结果进行分析并将测试结果从输出串口6输出的特征分析器(SA)5。在本实施例中输入串口2及输出串口6为7816或USB串口。
如图3所示所述多路开关3包括由输入与非和反相器组成的、根据外部输入测试模式的状态判定将由输入串口2来的正常工作数据或测试命令分别送到主电路1或测试图形发生器4的与非门ND1及与非门ND2，以及通过带时钟(CLK)控制和测试模式控制将测试图形发生器4来的8路并行测试数据送到主电路的8路寄存器reg0-reg7。
如图3所示，当芯片进行测试时，外部测试模式信号处于测试状态(测试模式端口输入高电平)，该信号使与非门ND2打开，与非门ND1关闭。从芯片外部测试命令由数据输入端IN输入，经ISO7816或USB串口2进入芯片经与非门ND2送到测试图形发生器4。测试命令可分为EEPROM存储器擦写，CPU指令测试，ROM，RAM及加密协处理器的测试。根据测试的需要从外部输入相应命令。
当外部测试模式端口输入低电平时处于正常工作状态，该信号使与非门ND2关闭，与非门ND1打开，芯片外部正常运行数据经ISO7816或USB串口进入芯片经与非门ND1送到主电路，芯片进入正常运行状态。当外部测试模式端上无信号输入时，由于下拉电阻R1的作用与非门ND1打开，与非门ND2关闭芯片也只能工作于正常运行状态。
如图3所示在测试模式下，从测试图形发生器TPG来的测试数据D(70)送到多路开关MUX中寄存器Reg0~Reg7，寄存器Reg0~Reg7受测试模式信号和同步时钟CLK控制。寄存器Reg0~Reg7中测试数据送到主电路，供芯片自测试。
所述测试图形发生器4见图4，该测试图形发生器4内部包含双向连接的测试逻辑电路41和ROM只读存储器42。该测试图形发生器4接收由多路开关3来的测试指令。向CPU11发出控制信号，接收CPU11来的地址数据，并将ROM只读存储器42来的测试数据，分别送到被测试的EEPROM14、RAM13、ROM12和CPU11。并将测试的正确结果送到特征分析器5中进行测试结果比较。
如图4所示，芯片测试时测试指令经多路开关送到测示图形发生器4的测试逻辑电路41中，该测试逻辑电路41从CPU11取到测试图形的地址送入ROM只读存储器42，ROM只读存储器42将测试图形数据经测试逻辑送到主电路1进行测试。同时测试逻辑电路41从ROM只读存储器42中得到测试结果的正确数据，并将正确的测试结果数据送到特征分析器5和测试结果进行比较。由于测试结果数据量很大，为节省自测试时间，在测试逻辑电路41中采用CRC电路411对测试结果的正确数据进行压缩，求出原数据序列的特征码再送到特征分析器5。
所述特征分析器SA见图5，该特征分析器5包括一个将测试结果数据进行压缩求出原数据序列的特征码的CRC电路51、一个测试结果数据寄存器52、一个正确数据寄存器53、一个数据比较器54。
由图5可见当测试数据在测试模式信号控制下由多路开关MUX送到主电路，由主电路输出测试结果数据。该结果数据送到特征分析器5，由特征分析器5中CRC电路51对测试结果数据进行压缩，求出原数据序列的特征码，送到测试结果数据寄存器52。由测试图形发生器4来的测试结果正确数据经压缩后的特征码送到特征分析器5的正确数据寄存器53将测试结果数据寄存器52和正确数据寄存器53内的值在数据比较器54中比较，则可以得到测试结果，反映芯片对该测试是否能够通过。该测试结果从数据总线送CPU，CPU根据测试结果的判断及测试命令的种类给出不同测试类型的测试结果，测试结果经ISO7816或USB串行口输出。
权利要求
1.一种可自测试的带微处理器的智能卡芯片，包括主电路(1)，其特征在于，还设有与该主电路(1)双向连接的自测试电路，该自测试电路可对主电路(1)进行全面测试。
2.根据权利要求1所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的自测试电路包括一个根据外部测试模式信号的状态将输入的正常工作数据或测试命令送入主电路的多路开关(3)；一个可根据多路开关(3)来的测试命令控制产生测试数据的测试图形发生器(4)；一个可对测试结果进行压缩并对测试结果进行分析并输出的特征分析器(5)；
3.根据权利要求2所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的自测试电路还包括一可将正常工作数据或测试命令输入给多路开关(3)的输入串口(2)；一可将分析后的测试结果输出的输出串口(6)；
4.根据权利要求3所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的输入串口(2)及输出串口(6)为ISO7816或USB串口。
5.根据权利要求2或3所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的多路开关(3)包括一与主电路(1)相连接的与非门(ND1)及一与测试图形发生器(4)相连接的与非门(ND2)，当测试模式端口输入高电平时，与非门(ND1)关闭，与非门(ND2)打开，当测试模式端口输入低电平时，与非门(ND1)打开，与非门(ND2)关闭，当测试模式端口无信号输入时，与非门(ND1)打开，与非门(ND2)关闭。
6.根据权利要求5所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的多路开关(3)还包括一可接收来自测试图形发生器(4)的测试数据的寄存器(reg0-reg7)，该寄存器可将测试数据送到主电路(1)。
7.根据权利要求2所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的测试图形发生器(4)包括双向连接的测试逻辑电路(41)和ROM只读存储器(42)，所述的测试逻辑电路(41)接收来自多路开关3的测试指令，并从主电路中取得测试图形的地址送入ROM只读存储器(42)，所述的ROM只读存储器(42)将测试图形数据经测试逻辑送到主电路(1)进行测试，同时测试逻辑电路(41)从ROM只读存储器(42)中得到测试结果的正确数据，并将正确的测试结果数据送到特征分析器(5)和测试结果进行比较。
8.根据权利要求7所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的测试逻辑电路(41)包括一可将测试结果的正确数据进行压缩，求出原数据序列的特征码的CRC电路(411)。
9.根据权利要求2所述的可自测试的带微处理器的智能卡芯片，其特征在于，所述的特征分析器(5)包括一个将测试结果数据进行压缩求出原数据序列的特征码的CRC电路(51)、一个接收上述特征码的测试结果数据寄存器(52)、一个接收来自测试逻辑电路(41)内的CRC电路(411)的正确数据的正确数据寄存器(53)、一个将测试结果数据寄存器(52)和正确数据寄存器(53)内的值进行比较的数据比较器(54)。
10.根据权利要求1所述的可自测方式的带微处理器的智能卡芯片，其特征在于，所述的主电路(1)包括CPU(11)、ROM(12)、RAM(13)、EEPROM(14)、加密算法协处理器(15)。
全文摘要
一种可自测试的带微处理器的智能卡芯片，其包括主电路，及与该主电路双向连接的可对主电路进行全面测试的自测试电路，所述的自测试电路包括一个测试模式输入端；一个判别正常工作数据输入或测试数据输入的多路开关，一个由输入测试命令和测试模式控制的测试图形发生器，一个对测试结果进行分析并输出测试结果是否正确及故障类型的特征分析器，测试图形发生器产生测试数据可主电路的各模块分别测试或各模块综合功能进行测试。这样，用户基本上不必连接外部测试设备，就可以进行该智能卡芯片的测试和验证，从而降低测试成本，减少测试时间。
文档编号G06F11/25GK1536486SQ0311619
公开日2004年10月13日 申请日期2003年4月4日 优先权日2003年4月4日
发明者印义中, 印义言, 郭俊, 黄激, 卢君明 申请人:上海华园微电子技术有限公司