专利名称：高速usb数据通讯接口装置的制作方法
技术领域：
本发明涉及有线传输系统，尤其涉及一种高速USB数据通讯接口装置。
背景技术：
在我国目前的信号处理系统中，大多采用如下结构下位机只负责数据采集和信号预处理并将数据通过某种接口(串行口、并行口等)传送到上位机的功能，信号处理任务(如谱处理、数字滤波、相关分析等)、应用、数据保存与显示等都由上位机(一般是PC)来完成，这样的通讯接口数据传输率不高，而且实时性很差。另外，仪器所使用的程序代码一般须事先固化烧制在芯片内，在仪器分析软件需要更新换代时则需要重新烧制，十分不便。随着DSP技术的广泛应用，现在逐渐开始采用国际流行的信号处理结构，即利用专用DSP处理器来完成信号处理，PC机进行参数设置、显示、数据存储等，下位机与上位机的通讯采用传输率高的接口方式，比如PCI总线、USB等，同时这些高效率的通讯接口方式也使得仪器程序代码的更新变得方便快捷。
发明内容
本发明的目的在于提供一种高速USB数据通讯接口装置，用于解决各种信号分析系统中信号分析仪与上位机的快捷实时大数据量的通讯问题。
为了达到上述目的，本发明采用的技术方案是它包括USB2.0控制器，串口EEPROM存储器电路，FPGA可编程逻辑电路，USB通讯接口插座，电压变换电路；USB2.0控制器经引出线分别与串口EEPROM存储器电路，FPGA的可编程逻辑电路，USB通讯接口插座，电压变换电路连接；USB通讯接口插座经USB传输电缆连接至上位机PC机。
1)USB2.0控制器包括USB2.0控制器的CY7C68013芯片，两脚晶振Y1和第1、2电容组成的晶振电路；由第1开关，第1电阻，第3电容组成的复位开关电路；由第2电阻，第2开关，第4电容组成的唤醒电路；第1上拉电阻，第1指示灯及接入第3电阻，第1信号输入电阻，第1～10芯片退耦电容；2).串口EEPROM存储器电路包括容量为16字节的24LC01芯片，通过引线SCL和SDA连接至USB2.0控制器的CY7C68013芯片，另有第2、3上拉电阻；3).FPGA可编程逻辑电路包括FPGA可编程逻辑电路芯片XC2S50E，晶振芯片CB3LV-3C-40.00，JTAG下载接口元件U5，并通过数据线FD0～FD15，地址线GDAR0～GDAR8，控制线CTL0、CTL1、CTL2、CTL3与CY7C68013芯片相连，另外CY7C68013芯片通过信号线PROGRAM、DIN、DONE、CCLK与FPGA可编程逻辑电路相连，第4～7上拉电阻，信号接入第4电阻，第2指示灯L2，第1限流电阻，第5电容，第11～22芯片退耦电容；4).USB通讯接口插座(4)使用通用的USB插座，通过连线USBD+以及USBD-与USB2.0控制器的CY7C68013芯片相连；5).电压变换电路包括电压变换芯片TPS767D318，第8上拉电阻，第1、2保护电阻，由第1～3二极管组成的稳压电路，由第6～11电容组成的稳流电路。
本发明结合USB2.0协议和EZ-USB FX2技术提供了一种用于完成信号分析仪与上位机PC机之间实现快捷实时大数据量的通讯接口。在USB2.0协议框架下，通过软件的支持，在通常的信号处理场合下实时信号分析仪都可以方便快捷的接入到上位机PC机上，而且可以实现大数据量的通讯。
本发明与背景技术相比，具有的有益的效果是1、即插即用目前绝大多数的PC主板上都带有USB接口，所以具有这种接口的实时信号分析仪可以方便的接入到上位机中，安装方便，无需打开计算机安装板卡；2、通讯方便快捷只须在上位机上安装相应的驱动程序，具有此接口的实时信号分析仪就可以接入上位机进行通讯；3、高速数据通讯此接口装置在USB2.0协议的支持下可以实现大数据量的数据吞吐，最快可以达到240Mbit/s，从而更好地实现实时信号处理；4、软件刷新快捷方便应用此种通讯接口可以通过从上位机下载程序代码方式进行实时信号分析仪器的软件刷新，比较原始的芯片内程序烧制方式快捷方便，且不需硬件进行物理改动；5、应用范围广应用于信号分析的各种芯片如DSP芯片，A/D和D/A芯片等都可以通过挂接FPGA然后通过这种USB通讯接口装置接入到上位机；6、扩展性好由于USB2.0的控制器和FPGA可编程逻辑电路直接连接，具有非常广阔的扩展性，而且此装置可以兼容高速或者全速的USB总线接口的PC，自动选择工作在高速或全速的模式下；7、结构简单紧凑一般的FPGA需要外部加PROM元件用来存放配置文件，而本装置将配置文件存放在上位机中，通过USB总线实时地对FPGA进行配置，所以不需要PROM元件。
下面结合附图和实施例对本发明作进一步说明。
图1是本发明的结构框图；图2是串口EEPROM存储器电路原理图；图3是USB控制器电路原理图；图4是FPGA可编程逻辑电路原理图；图5是USB通讯接口插座电路原理图；图6是电压控制电路原理图。
具体实施例方式
如图1所示，本发明它包括USB2.0控制器1，串口EEPROM存储器电路2，FPGA可编程逻辑电路3，USB通讯接口插座4，电压变换电路5。USB2.0控制器1经引出线分别与串口EEPROM存储器电路2，FPGA的可编程逻辑电路3，USB通讯接口插座4，电压变换电路5连接；USB通讯接口插座4经USB传输电缆连接至上位机PC机。
如图3所示，USB2.0控制器电路1包括USB2.0控制器CY7C68013芯片，两脚晶振和C1，C2组成的晶振电路，由S1，R1，C3组成的复位开关电路，由R2，SP1，C4组成唤醒电路。上拉电阻R3。指示灯L1及接入电阻R4，信号输入电阻R5，电源保护电路电容C5，C6，C7，C8，C9，C10，C11，C12，C13，C14。CY7C68013通过读写控制线，地址线和数据线以及部分的IO线和FPGA相连。另外CY7C68013通过I2C总线和EEPROM存储器相连，还用通过USB信号线与USB总线接口连接。
如图2所示，串口EEPROM存储器电路2包括EEPROM芯片24LC01和两个上拉电阻。USB2.0控制器的CY7C68013通过I2C总线和24LC01相连。EEPROM主要是存放厂家和产品的序列号。
如图4所示，FPGA可编程逻辑电路3包括FPGA芯片XC2S50E，40M晶震芯片，JTAG下载接口。JTAG口是用于调试，通过数据线FD0～FD15，地址线GDAR0～GDAR8，控制线CTL0，CTL1，CTL2，CTL3，IO口线PE0，PE1，PE2，RDY0，RDY1，RDY2等与CY7C68013相连。指示灯L2是为了指示FPGA的程序是否下载成功。而IO线FPG0～FPG31，信号线FSX1，CLKX1，TINP1，2CE3等主要是与外部的逻辑电路连接，目前是与数字信号处理器DSP连接。另外FPGA的工作模式选择管脚M0，M1，M2都外接了一个上拉电阻，即表明FPGA的配置模式采用了从动串口模式的配置。配置时钟管脚CCLK与CY7C68013的串口0的TXD0相连，配置数据输入管脚DIN与串口0的RXD0OUT相连，配置编程管脚PROGRAM和配置完成管脚DONE分别与CY7C68013的IO管脚PA3，PA1相连。
如图5所示USB通讯接口插座电路4通过信号线D+，D-与USB2.0控制器的CY7C68013连接。
如图6所示电压控制电路5主要包括电压变换芯片TPS767D318，上拉电阻R14，保护电阻R15，R16。将输入的5V转换为3.3V和1.8V，给整个装置供电。
下面对本发明的具体工作过程说明1、设备接入通过专用的USB电缆将实时信号分析仪的USB接口与计算机的USB接口相连，计算机会自动通过内置根集线器中断程序检测到该连接，亦即有设备接入，并向USB外设发出读取设备序号的命令。
2、计算机对于USB控制器的枚举过程USB2.0控制器的CY7C68013内核会运行一个非常简单的程序，从EEPROM(存放产品的序号以及ID，此部分事先烧制)中读取该序号，并传送给上位机。计算机检测到有设备插入，自动发出查询请求，USB设备回应这个请求，送出设备的Vendor ID和Product ID，计算机根据这两个ID装载相应的设备驱动程序，完成枚举过程。
3、安装驱动程序上位机根据该序号查找对应的驱动程序(驱动程序可事先存于主机上)。如果找不到的话，则会提示用户安装驱动程序(驱动程序可通过CD-ROM装载)。假设驱动程序已经安装了，那么WINDOWS会找到并运行相应的驱动程序。该驱动程序运行后会找到为该硬件专门设计的8051代码，并将它下载到USB2.0控制器的CY7C68013的内部存储器中。
4、建立通讯连接USB2.0控制器的CY7C68013通过改变专门的控制字，将程序的启动地址改为新的下载程序的入口处，接着暂时断开与计算机的连接(但物理连接不改变)。在几个毫秒后，恢复其连接，USB2.0控制器中的8051运行固件程序。从而，上位机与USB2.0控制器的CY7C68013之间建立了正常的通讯。
5、下载FPGA程序首先调用固件中的下载FPGA的子程序，先将USB2.0控制器的CY7C68013的IO口PA3清零，在几个毫秒后，再将PA3置高，即把FPGA内部寄存器清零。之后配置串口0为同步模式，FPGA的HEX配置文件一开始存放在上位机中。通过USB总线，将配置文件传输到串口0的数据寄存器中。CCLK发送同步时钟，DIN管脚发送数据。对FPGA进行从动串口模式的配置，一直到DONE信号为高，L2灯亮。那么表示FPGA已经配置成功了。此时FPGA已经可以工作了。
本发明主要应用于实时信号分析仪，通常此类仪器要使用DSP来完成信号的处理。在使用本发明的前提下，有关DSP程序代码可通过USB接口从上位机上下载，并且能够在不改变电路物理结构的情况下通过下载新的程序代码就可以实现新的功能，只须整个系统重启即可。
权利要求
1.一种高速USB数据通讯接口装置，其特征在于它包括USB2.0控制器(1)，串口EEPROM存储器电路(2)，FPGA可编程逻辑电路(3)，USB通讯接口插座(4)，电压变换电路(5)；USB2.0控制器(1)经引出线分别与串口EEPROM存储器电路(2)，FPGA的可编程逻辑电路(3)，USB通讯接口插座(4)，电压变换电路(5)连接；USB通讯接口插座(4)经USB传输电缆连接至上位机PC机。
2.根据权利要求1所述一种高速USB数据通讯接口装置，其特征在于1)USB2.0控制器(1)包括USB2.0控制器的CY7C68013芯片，两脚晶振Y1和第1、2电容(C1、C2)组成的晶振电路；由第1开关(S1)，第1电阻(R1)，第3电容(C3)组成的复位开关电路；由第2电阻(R2)，第2开关(SP1)，第4电容(C4)组成的唤醒电路；第1上拉电阻(R3)，第1指示灯(L1)及接入第3电阻(R4)，第1信号输入电阻(R5)，第1～10芯片退耦电容(C5～C14)；2).串口EEPROM存储器电路(2)包括容量为16字节的24LC01芯片，通过引线SCL和SDA连接至USB2.0控制器的CY7C68013芯片，另有第2、3上拉电阻(R6、R7)；3).FPGA可编程逻辑电路(3)包括FPGA可编程逻辑电路芯片XC2S50E，晶振芯片CB3LV-3C-40.00，JTAG下载接口元件U5，并通过数据线FD0～FD15，地址线GDAR0～GDAR8，控制线CTL0、CTL1、CTL2、CTL3与CY7C68013芯片相连，另外CY7C68013芯片通过信号线PROGRAM、DIN、DONE、CCLK与FPGA可编程逻辑电路相连，第4～7上拉电阻(R8、R9、R10、R11)，信号接入第4电阻(R12)，第2指示灯L2，第1限流电阻(R13)，第5电容(C15)，第11～22芯片退耦电容(C16～C27)；4).USB通讯接口插座(4)使用通用的USB插座，通过连线USBD+以及USBD-与USB2.0控制器的CY7C68013芯片相连；5).电压变换电路(5)包括电压变换芯片TPS767D318，第8上拉电阻(R14)，第1、2保护电阻(R15、R16)，由第1～3二极管(D1～D3)组成的稳压电路，由第6～11电容(C28～C33)组成的稳流电路。
全文摘要
本发明公开了一种高速USB数据通讯接口装置。它包括USB2.0控制器经引出线分别与串口EEPROM存储器电路，FPGA可编程逻辑电路，USB通讯接口插座，电压变换电路连接；USB通讯接口插座经USB传输电缆连接至上位机PC机。本发明结合USB2.0协议和EZ－USB FX2技术提供了一种用于完成信号分析仪与上位机PC机之间实现快捷实时大数据量的通讯接口。在USB2.0协议框架下，通过软件的支持，在通常的信号处理场合下实时信号分析仪都可以方便快捷的接入到上位机PC机上，而且可以实现大数据量的通讯。
文档编号G06F3/00GK1545004SQ20031010894
公开日2004年11月10日 申请日期2003年11月25日 优先权日2003年11月25日
发明者陈章位, 吴锦峰 申请人:浙江大学