专利名称：改良过孔阻抗的方法
技术领域：
本发明是关于一种改良过孔阻抗的方法。
背景技术：
随着数据通信速度的提高，信号完整性对于数据传输的顺利进行至关重要。因此，信号完整性已经成为印刷电路板(Printed Circuit Board，PCB)设计必须关心的问题之一。元器件和PCB的参数、元器件在PCB上的布局等因素，都会影响到信号的完整性，导致系统工作不稳定，甚至完全不工作。如何在PCB的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。对于PCB来讲，保持信号完整性最重要是阻抗的匹配和一致连续性。阻抗不连续会导致传输线反射，过孔是导致传输线不连续的重要因素。但过孔因为阻抗不连续而造成的反射很小，过孔产生的问题更多集中于寄生电容和寄生电感的影响。
如图1所示，是现有技术印刷电路板的结构示意图。以四层PCB板1为例，所述PCB板1包括一第一信号层10、一电源层20、一接地层30、一第二信号层40、一过孔50及一走线60。所述过孔50与走线60连接，其用于各层间的电气连接，器件的固定或定位。过孔50包括钻孔500、焊盘502及非连接层的反焊盘504。其中，钻孔500的直径为d；焊盘502的直径为D1；非连接层的反焊盘504的直径为D2。已知，阻抗Z=L/C,]]>其中，L为电感，C为电容。过孔50本身存在着对地的寄生电容和寄生电感。如果PCB板1的厚度为T，板基材介电常数为εr，Lj指过孔50的电感，h是过孔50的长度。则Cj＝1.41εrD1T/(D2-D1)Lj＝5.08h[ln(4h/d)+1]单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，就会用到多个过孔，设计时就要慎重考虑。在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会减弱整个电源系统的滤波效用。
通过上面对过孔寄生特性的分析，我们可以看到，寄生电容造成电路的信号上升时间延长，降低了电路的速度，寄生电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。为了减小过孔的寄生电容和寄生电感对电路设计带来的负面影响，在设计中要选择合理尺寸的过孔大小，使阻抗达到匹配。
发明内容本发明提供一种改良过孔阻抗的方法，该方法步骤包括建立过孔模型；应用仿真软件CST对其进行仿真；判断仿真结果中过孔阻抗是否与走线阻抗匹配；如果过孔阻抗与走线阻抗匹配，则利用TDR测试分析印刷电路板上过孔的阻抗值；如果过孔阻抗与走线阻抗不匹配，则调整钻孔、焊盘及反焊盘的参数，返回仿真分析的步骤。
所述改良过孔阻抗的方法通过增大或减小焊盘、反焊盘的直径来减小寄生电容和寄生电感对过孔阻抗的影响，使过孔阻抗与走线阻抗达到匹配，保持印刷电路板信号的完整性及提高信号的传输速度。
图1是现有技术印刷电路板的结构示意图。
图2是本发明改良过孔阻抗的方法较佳实施例的作业流程图。
具体实施方式如图1所示，是现有技术印刷电路板的结构示意图。以四层印刷电路板(Printed Circuit Board，PCB)1为例，所述PCB板1包括一第一信号层10、一电源层20、一接地层30、一第二信号层40、一过孔50及一走线60。所述过孔50与走线60连接，该过孔50包括钻孔500、焊盘502及非连接层的反焊盘504。已知，阻抗Z=L/C,]]>其中，L为电感，C为电容。过孔50本身存在着对地的寄生电容和寄生电感。其寄生电容Cj＝1.41εrD1T/(D2-D1)，寄生电感Lj＝5.08h[ln(4h/d)+1]。其中，d为钻孔500的直径，D1为焊盘502的直径，D2为反焊盘504的直径，T为PCB板1的厚度，εr为PCB板1基材介电常数，h为过孔50的长度。过孔50的寄生电容会造成电路的信号上升时间延长，降低了电路的速度，寄生电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。由上述公式推知过孔50的阻抗与寄生电容成反比，可以通过增大反焊盘504或者减小焊盘502的直径来减小寄生电容。过孔50的直径对电感的影响较小，而对电感影响最大的是过孔50的长度。增大过孔50的长度，过孔50的阻抗就会增大。过孔50阻抗与寄生电感成正比。例如，以PCB四层板的架构为例，过孔50的长度d和PCB板1的厚度T已知，若走线60的阻抗值为40欧姆，要保持PCB板1信号的完整性，过孔50和走线60的阻抗值要匹配，由此可以推出钻孔500、焊盘502和反焊盘504之间的关系，调整钻孔500、焊盘502及反焊盘504的参数代入公式得出过孔50的阻抗值，再利用这三个参数所确定的值输入到仿真软件，改变参数的值，当仿真软件输出值与走线60的阻抗最为接近时，就能调节过孔50的阻抗，减少寄生电容和寄生电感对过孔阻抗值的影响，达到过孔阻抗与走线阻抗相匹配的目的。其调节前后的参数对比如下(表1)表1
参阅图2，是本发明改良过孔阻抗的方法较佳实施例的流程图。首先，对过孔50建立数学模型(步骤S10)。应用计算机仿真技术(Computer Simulation Technology，CST)对上述模型进行仿真分析(步骤S12)。如果上述仿真输出结果是过孔50的阻抗与走线60的阻抗匹配(步骤S14)，则采用时域反射(Time Domain Reflection，TDR)的方式对印刷电路板上的过孔50进行阻抗分析，得到良好的过孔阻抗值(步骤S16)。如果步骤S12仿真出来的过孔50阻抗不能与走线60阻抗匹配，需要调整钻孔500、焊盘502及反焊盘504的参数，减小寄生电容和寄生电感对过孔50阻抗的影响，其中，过孔50的阻抗值与寄生电容成反比，所述过孔50的阻抗值与寄生电感成正比，然后返回CST仿真分析的步骤，直到过孔50阻抗与走线60阻抗匹配(步骤S18)。
在步骤S18中，过孔50的阻抗与寄生电容成反比，可以通过增大反焊盘504或者减小焊盘502直径来减小寄生电容。而过孔50的阻抗与寄生电感成正比，减小钻孔50的直径或增大过孔50的长度，过孔50的阻抗就会增大。
权利要求
1.一种改良过孔阻抗的方法，所述过孔包括一钻孔、一焊盘及一反焊盘，且与一走线相连，其特征在于，该方法包括如下步骤建立数学模型；应用仿真软件对上述模型进行仿真分析；若上述仿真结果是过孔阻抗与走线阻抗匹配，则对过孔进行阻抗分析；若上述仿真结果是过孔阻抗不能与走线阻抗匹配，则调整钻孔、焊盘及反焊盘的参数，并返回仿真分析的步骤。
2.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的仿真软件利用计算机仿真技术对上述模型进行仿真分析。
3.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的阻抗分析利用时域反射的方式对过孔进行阻抗分析。
4.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的调整钻孔、焊盘及反焊盘的参数是指通过增大反焊盘直径、减小焊盘直径或者减小钻孔直径提高过孔阻抗。
全文摘要
本发明提供一种改良过孔阻抗的方法，所述过孔包括一钻孔、一焊盘及一反焊盘，该过孔与一走线相连，所述改良过孔阻抗的方法包括如下步骤建立数学模型；应用仿真软件对上述模型进行仿真分析；若上述仿真结果是过孔阻抗与走线阻抗匹配，则采用时域反射的方式对过孔进行阻抗分析；若上述仿真结果是过孔阻抗不能与走线阻抗匹配，则调整钻孔、焊盘及反焊盘的参数，返回仿真分析的步骤，直到过孔阻抗与走线阻抗相匹配。利用本发明可以降低寄生电容和寄生电感对过孔阻抗的影响，保持印刷电路板信号的完整性及提高信号的传输速度。
文档编号G06F17/50GK1916915SQ20051003676
公开日2007年2月21日 申请日期2005年8月19日 优先权日2005年8月19日
发明者林有旭, 叶尚苍, 李传兵 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司