专利名称：多处理器系统的电路装置及方法
技术领域：
如果例如单个处理器的计算效率不再足以有效地完成要执行的任务，那么使用多处理器系统。在多处理器系统中，多个处理器并行工作，其中所有处理器都访问相同的工作存储器。具有紧密耦合的存储器的多存储器系统也被称作共享存储器处理器系统(Shared MemoryProcessor System)。在该多存储器系统中，每个处理器能够存取被称作逻辑地址空间或者工作存储器的公共存储区。
背景技术：
在共享存储器处理器系统SMP中，对工作存储器的存取时间是系统效率的一个十分重要的标准。如果处理器和存储器在物理上被安置在相同的组件上，那么例如可以实现快速的存储器存取，因为此后例如可以在处理器和存储器之间设立较宽的存储器接口。与之相比，如果在独立的存储器组件上进行存储器存取，那么由于物理运行时间和到较窄的接口上的转换，则存储器存取时间变得较慢。
在由于相应组件上的面积不足而将处理器分配到其他组件上的装置中，使用图1所示的装置。在该装置中，整个电路装置的处理器分别能够存取的存储器元件位于其他组件上。
在如图2图示说明的处理器效率和存储容量的分布中，部分存储容量与一个或者多个处理器一起被安置在一个组件上。然而，在这种结构的情况下，当组件的数目增加时，必须考虑到以下的增大的可能性，即存取相邻组件的存储区，并由此存储器存取时间变长。
在电信技术中也使用这种多处理器系统。在该系统中，自几代以来，使用与公共存储器紧密耦合的对称的多处理器。因为在交换技术软件中存在所有交换处理器经常存取的一些数据字段或者数据库，其中也经常改变这些数据字段或者数据库，因此紧密耦合也就是为所有处理器配备公共存储器(common Memory)。这是例如耦合网的用户数据库和存储器转录。在移动无线电应用中，添加其他的非常大的数据库、例如归属位置寄存器HLR和访问位置寄存器VLR。所以例如可以在协调处理器中由多达16个交换处理器组件和一个双存储器组件根据图1所示的结构构成交换处理器系统。该处理器组件经由存储器总线通过快速串行连接存取该存储器。所述存储器总线确定交换处理器系统的数据吞吐量。
在另一种多处理器系统中，使用一系列处理器/存储器组件。在每个组件上安置有处理器、和公共存储器的一部分。这对应于图2所示的结构。这些组件通过并行总线相互连接。
发明内容
本发明的任务是，给出另一种多处理器系统。
通过权利要求1或者2来解决该任务。
本发明带来以下优点，即通过使用多个处理器和一个中央存储器来更快速并且更有效地执行要执行的任务。
本发明带来以下优点，即能够简化组件生产并且能够成批地生产。
该装置带来以下优点，即可以在具有单独的主存储器的系统中使用简单的硬件，因为只须展开一种组件类型。处理器组件可以例如在没有主存储器的情况下作为装配变型(Bestueckungsvariante)来实现。
本发明带来以下优点，即通过对处理器的任务进行划分，将不对称的存储器存取时间专用于不均一的系统，例如以高协议部分加载输入/输出的系统。
另外，本发明装置带来以下优点，即只需对处理器的任务进行划分，而在具有分布式主存储器的系统中不仅必须对处理器的任务进行划分，而且必须对主存储器中的数据进行划分。
本发明的主题尤其适用于处理器负载和应用的存储器需求彼此存在不协调的关系的处理器系统。
借助于附图，从以下对实施例的图进行的更详细的说明中可以看出本发明的其他特点。
图1示出多处理器系统，
图2示出多处理器系统的配置，以及图3示出另一种多处理器系统。
具体实施例方式
在图1和2中示出的两种多处理器系统中，吞吐量基本上完全受到对公共存储器的存取时间的限制。其主要原因在于，来自公共存储器的数据不在处理器-高速缓冲存储器中进行缓冲，因为否则的话在许多组件上的高速缓存一致性协议是极费事的。
根据本发明，这样配置该多处理器系统，使得所有交换处理器和公共处理器被共同安置在唯一的组件上。按照图3所示的结构，只将与吞吐量相关地在公共存储器上工作的交换软件安置在主组件上，而将其他任务转移到第二处理器组件上，其中不发生原来的公共存储器到组件上的分配。
图3示出本发明的多处理器系统的示意结构。在该多处理器系统中，不仅将一个或者多个处理器安置在组件上，而且将第一工作存储器也安置在组件上。按照图3所示的装置，整个公共的第一工作存储器S处于一个组件上。在这种根据本发明的配置中，处于该组件上的处理器能够非常快速地存取布置在相同组件上的第一工作存储器S。组件B1，...，Bn分别通过接口INT相互连接。相邻组件Bn上的处理器Pn-1，...，Pn被考虑用于执行其他的任务、例如在交换设备的后台运行的业务功能。如此设计对公共的第一工作存储器S的存取，使得处理器要执行的任务被分成时间紧迫的处理和时间不太紧迫的处理。可以附加地将对第一工作存储器S的存取分成具有高存取率的任务和那些具有低存取率的任务。在电话交换设备中，预定利用原来的交换技术、呼叫处理的时间紧迫的应用，和例如通过设备的操作和维护以及外部接口耗费计算的协议处理的时间不紧迫的应用。
在图3所示的装置中，还存在以下可能性，即除了原来的公共工作存储器之外还有其他的存储器位于处理器组件上。这不仅可以附加地是分别分配给单个处理器的本地存储器，而且还可以是例如在有效率的处理器中所使用的高速缓冲存储器。
利用图3所示的、具有不对称存储器分布的处理器装置，通过添加其他的处理器组件来提高共享存储器处理器的计算效率，而对于系统内核来说不必承受迄今不可避免的存储器存取的速度延缓。
权利要求
1.用于至少具有第一和第二组件(B1，...，Bn)的多处理器系统的存储器存取的电路装置，其中在所述第一和第二组件上分别布置有至少一个处理器(P1，P2，...；P(n-1)，...，Pn)，并且所述处理器或者直接或者通过接口(INT)跨组件地相连接，其特征在于，所述第一组件(B1)具有公共的第一工作存储器(S)，其中在所述第一组件上在所述处理器(P1，P2，...)上运行的时间紧迫的程序能够对所述第一工作存储器进行快速存取，而由布置在所述第二组件上的处理器接管时间不紧迫的低优先级的程序。
2.用于至少具有第一和第二组件(B1，...，Bn)的多处理器系统的存储器存取的方法，其中在所述第一和第二组件上分别布置有至少一个处理器(P1，...，Pn)，并且所述存储器或者直接或者通过接口跨组件地相连接，其特征在于，在所述第一组件上的时间紧迫的程序能够对公共的第一工作存储器进行快速存取，由布置在所述第二组件上的处理器接管时间不紧迫的低优先级的程序。
全文摘要
在这种电路装置以及与其有关的方法中，在具有直接存储器存取的组件上执行需时间紧迫地执行的程序，而由布置在相邻组件上的处理器接管时间不紧迫的程序。
文档编号G06F15/167GK1728122SQ20051008788
公开日2006年2月1日 申请日期2005年8月1日 优先权日2004年7月30日
发明者M·梅恩茨, P·佩勒斯卡, M·劳, K·萨波塔 申请人:西门子公司