感测驱动电路以及包括该感测驱动电路的显示装置的制造方法

感测驱动电路以及包括该感测驱动电路的显示装置的制造方法
【专利摘要】公开了一种感测驱动电路以及包括所述感测驱动电路的显示装置。在一方面，感测驱动电路包括构造成分别输出多个感测信号且包括第(K)级和第(K+1)级的多个级。第(K)级包括：移位寄存器，构造成向第(K+1)级提供第(K)进位信号；以及掩蔽缓冲器，构造成输出第(K)感测信号。掩蔽缓冲器包括：第一输入电路，构造成i)基于节点驱动信号而将输入信号提供到第一节点以及ii)基于输入信号和节点驱动信号而将第一电源电压提供到第二节点。掩蔽缓冲器还包括构造成基于掩蔽信号而将第一电源电压提供到第一节点的节点掩蔽电路。
【专利说明】
感测驱动电路以及包括该感测驱动电路的显示装置
技术领域
[0001]描述的技术总体上涉及一种感测驱动电路以及具有所述感测驱动电路的显示装置。
【背景技术】
[0002]通常，显示装置包括显示面板和驱动单元。显示面板包括多条扫描线、多条数据线和多个像素。驱动单元包括将扫描信号提供到扫描线的扫描驱动电路以及将数据信号提供到数据线的数据驱动电路。
[0003]显示装置中的像素随着使用而劣化，像素的诸如亮度的特性会受到影响。感测和测量像素特性的变化以及对变化进行补偿的各种方法正经历研究。

【发明内容】

[0004]—个发明方面涉及一种可选择地输出感测信号的感测驱动电路。
[0005]另一方面是一种可测量像素的特性变化的显示装置。
[0006]另一方面是一种感测驱动电路，所述感测驱动电路包括分别输出多个感测信号的多个级。所述级的第(K)级可包括构造成将第(K)进位信号提供到第(K)级的下一级的移位寄存器和构造成输出感测信号的第(K)感测信号的掩蔽缓冲器单元。掩蔽缓冲器单元可包括:第一输入部，构造成响应于节点驱动信号而将输入信号施加到第一节点，并且响应于输入信号和节点驱动信号而将第一电源电压施加到第二节点；节点掩蔽部，构造成响应于掩蔽信号而将第一电源电压施加到第一节点，并且响应于掩蔽信号而将第二电源电压施加到第二节点；感测上拉部，构造成响应于第二节点的第二节点信号而上拉第(K)感测信号；以及感测下拉部，构造成响应于第一节点的第一节点信号而下拉第(K)感测信号，其中，K是大于O的整数。
[0007]在示例实施例中，第一输入部包括第一输入晶体管、第二输入晶体管和第三输入晶体管。第一输入晶体管可包括被施以输入信号的栅电极、被施以第一电源电压的第一电极以及连接到第二输入晶体管的第一电极的第二电极。第二输入晶体管可包括被施以节点驱动信号的栅电极、连接到第一输入晶体管的第二电极的第一电极以及连接到第二节点的第二电极。第三输入晶体管可包括被施以节点驱动信号的栅电极、被施以输入信号的第一电极以及连接到第一节点的第二电极。
[0008]在示例实施例中，节点掩蔽部包括第一掩蔽晶体管和第二掩蔽晶体管。第一掩蔽晶体管可包括被施以掩蔽信号的栅电极、被施以第一电源电压的第一电极以及连接到第一节点的第二电极。第二掩蔽晶体管可包括被施以掩蔽信号的栅电极、被施以第二电源电压的第一电极以及连接到第二节点的第二电极。
[0009]在示例实施例中，感测上拉部包括第一上拉晶体管和第一电容器。
[0010]在示例实施例中，第一上拉晶体管包括连接到第二节点的栅电极、被施以第一电源电压的第一电极以及连接到输出第(K)感测信号的感测信号输出端子的第二电极。第一电容器可包括连接到第二节点的第一电极和被施以第一电源电压的第二电极。
[0011]在示例实施例中，第一上拉晶体管包括连接到第二节点的栅电极、被施以同时驱动信号的第一电极以及连接到输出第(K)感测信号的感测信号输出端子的第二电极。第一电容器可包括连接到第二节点的第一电极和被施以同时驱动信号的第二电极。
[0012]在示例实施例中，感测下拉部包括第一下拉晶体管和第二电容器。第一下拉晶体管可包括连接到第一节点的栅电极、被施以第一时钟信号的第一电极以及连接到输出第(K)感测信号的感测信号输出端子的第二电极。第二电容器可包括连接到第一节点的第一电极以及连接到感测信号输出端子的第二电极。
[0013]在示例实施例中，移位寄存器单元包括:第二输入部，构造成响应于第二时钟信号而将输入信号施加到第三节点；第三输入部，构造成响应于第三节点的第三节点信号而将第二时钟信号施加到第四节点;进位上拉部，构造成响应于第四节点信号而上拉第(K)进位信号;进位下拉部，构造成响应于第三节点信号而下拉第(K)进位信号;维持部，构造成响应于第二时钟信号而维持第四节点信号；以及稳定部，构造成响应于第四节点信号和第一时钟信号而使第(K)进位信号稳定。
[0014]在示例实施例中，第二输入部包括第四输入晶体管。第四输入晶体管可包括被施以第二时钟信号的栅电极、被施以输入信号的第一电极以及连接到第三节点的第二电极。
[0015]在示例实施例中，第三输入部包括第五输入晶体管。第五输入晶体管可包括被施以第三节点信号的栅电极、被施以第二时钟信号的第一电极以及连接到第四节点的第二电极。
[0016]在示例实施例中，进位上拉部包括第二上拉晶体管和第三电容器。第二上拉晶体管可包括连接到第四节点的栅电极、被施以第一电源电压的第一电极以及连接到输出第(K)进位信号的进位信号输出端子的第二电极。第三电容器可包括连接到第四节点的第一电极和被施以第一电源电压的第二电极。
[0017]在示例实施例中，进位下拉部包括第二下拉晶体管和第四电容器。第二下拉晶体管可包括连接到第三节点的栅电极、被施以第一时钟信号的第一电极以及连接到输出第(K)进位信号的进位信号输出端子的第二电极。第四电容器可包括连接到第三节点的第一电极和连接到进位信号输出端子的第二电极。
[0018]在示例实施例中，维持部包括维持晶体管。维持晶体管可包括被施以第二时钟信号的栅电极、被施以第二时钟信号的第一电极以及连接到第四节点的第二电极。
[0019]在示例实施例中，稳定部包括第一稳定晶体管和第二稳定晶体管。第一稳定晶体管可包括被施以第一时钟信号的栅电极、连接到第三节点的第一电极以及连接到第二稳定晶体管的第一电极的第二电极。第二稳定晶体管可包括连接到第四节点的栅电极、连接到第一稳定晶体管的第二电极的第一电极以及连接到输出第(K)进位信号的进位信号输出端子的第二电极。
[0020]另一方面是一种显示装置，所述显示装置包括:显示面板，包括多条扫描线、多条感测线、多条数据线和多个像素;数据驱动电路，构造成将多个数据信号分别输出到数据线；扫描驱动电路，构造成将多个扫描信号分别输出到扫描线;感测驱动电路，包括将用于测量像素的特性变化的多个感测信号分别输出到感测线的多个级；以及控制器，构造成控制数据驱动电路、扫描驱动电路和感测驱动电路。所述级的第(K)级可包括构造成将第(K)进位信号提供到第(K)级的下一级的移位寄存器和构造成输出感测信号中的第(K)感测信号的掩蔽缓冲器单元。掩蔽缓冲器单元可包括:第一输入部，构造成响应于节点驱动信号而将输入信号施加到第一节点，并且响应于输入信号和节点驱动信号而将第一电源电压施加到第二节点;节点掩蔽部，构造成响应于掩蔽信号而将第一电源电压施加到第一节点，并且响应于掩蔽信号而将第二电源电压施加到第二节点；感测上拉部，构造成响应于第二节点的第二节点信号而上拉第(K)感测信号；以及感测下拉部，构造成响应于第一节点的第一节点信号而下拉第(K)感测信号，其中，K是大于O的整数。
[0021]在示例实施例中，扫描驱动电路在显示时段中将扫描信号顺序地输出到扫描线。感测驱动电路可在感测时段中将感测信号中的至少一个输出到感测线中的至少一条。
[0022]在示例实施例中，控制器测量在感测时段中被施以感测信号的像素中的至少一个像素的特性变化的幅度。
[0023]在示例实施例中，控制器基于特性变化来补偿输入图像数据以调整数据信号。
[0024]在示例实施例中，移位寄存器单元包括:第二输入部，构造成响应于第二时钟信号而将输入信号施加到第三节点；第三输入部，构造成响应于第三节点的第三节点信号而将第二时钟信号施加到第四节点;进位上拉部，构造成响应于第四节点信号而上拉第(K)进位信号;进位下拉部，构造成响应于第三节点信号而下拉第(K)进位信号;维持部，构造成响应于第二时钟信号而维持第四节点信号；以及稳定部，构造成响应于第四节点信号和第一时钟信号而使第(K)进位信号稳定。
[0025]另一方面是用于显示装置的感测驱动电路，所述感测驱动电路包括:多个级，构造成分别输出多个感测信号并且包括第(K)级和第(K+1)级。第(K)级包括:移位寄存器，构造成向第(K+1)级提供第(K)进位信号；以及掩蔽缓冲器，构造成输出第(K)感测信号。掩蔽缓冲器包括:第一输入电路，构造成i)基于节点驱动信号而将输入信号提供到第一节点以及ii)基于输入信号和节点驱动信号而将第一电源电压提供到第二节点;节点掩蔽电路，构造成基于掩蔽信号而将第一电源电压提供到第一节点，并且基于掩蔽信号而将第二电源电压提供到第二节点;感测上拉电路，构造成基于第二节点的第二节点信号而上拉第(K)感测信号；以及感测下拉电路，构造成基于第一节点的第一节点信号而下拉第(K)感测信号，其中，K是大于O的整数。
[0026]在上述感测驱动电路中，第一输入电路包括:第一输入晶体管，包括构造成接收输入信号的栅电极、构造成接收第一电源电压的第一电极以及第二电极;第二输入晶体管，包括构造成接收节点驱动信号的栅电极、电连接到第一输入晶体管的第二电极的第一电极以及电连接到第二节点的第二电极；以及第三输入晶体管，包括构造成接收节点驱动信号的栅电极、构造成接收输入信号的第一电极以及电连接到第一节点的第二电极。
[0027]在上述感测驱动电路中，节点掩蔽电路包括:第一掩蔽晶体管，包括构造成接收掩蔽信号的栅电极、构造成接收第一电源电压的第一电极以及电连接到第一节点的第二电极；以及第二掩蔽晶体管，包括构造成接收掩蔽信号的栅电极、构造成接收第二电源电压的第一电极以及电连接到第二节点的第二电极。
[0028]在上述感测驱动电路中，感测上拉电路包括第一上拉晶体管和第一电容器。
[0029]在上述感测驱动电路中，第一上拉晶体管包括电连接到第二节点的栅电极、构造成接收第一电源电压的第一电极以及电连接到构造成输出第(K)感测信号的感测信号输出端子的第二电极，其中，第一电容器包括电连接到第二节点的第一电极和构造成接收第一电源电压的第二电极。
[0030]在上述感测驱动电路中，第一上拉晶体管包括电连接到第二节点的栅电极、构造成接收总体驱动信号的第一电极以及电连接到构造成输出第(K)感测信号的感测信号输出端子的第二电极，其中，第一电容器包括电连接到第二节点的第一电极和构造成接收总体驱动信号的第二电极。
[0031]在上述感测驱动电路中，感测下拉电路包括:第一下拉晶体管，包括电连接到第一节点的栅电极、构造成接收第一时钟信号的第一电极以及电连接到构造成输出第(K)感测信号的感测信号输出端子的第二电极；以及第二电容器，包括电连接到第一节点的第一电极和电连接到感测信号输出端子的第二电极。
[0032]在上述感测驱动电路中，移位寄存器包括:第二输入电路，构造成基于第二时钟信号而将输入信号提供到第三节点；第三输入电路，构造成基于第三节点的第三节点信号而将第二时钟信号提供到第四节点;进位上拉电路，构造成基于第四节点信号而上拉第(K)进位信号;进位下拉电路，构造成基于第三节点信号而下拉第(K)进位信号;维持电路，构造成基于第二时钟信号而维持第四节点信号；以及稳定电路，构造成基于第四节点信号和第一时钟信号而使第(K)进位信号稳定。
[0033]在上述感测驱动电路中，第二输入电路包括:第四输入晶体管，包括构造成接收第二时钟信号的栅电极、构造成接收输入信号的第一电极以及电连接到第三节点的第二电极。
[0034]在上述感测驱动电路中，第三输入电路包括第五输入晶体管，包括构造成接收第三节点信号的栅电极、构造成接收第二时钟信号的第一电极以及电连接到第四节点的第二电极。
[0035]在上述感测驱动电路中，进位上拉电路包括:第二上拉晶体管，包括电连接到第四节点的栅电极、构造成接收第一电源电压的第一电极以及电连接到构造成输出第(K)进位信号的进位信号输出端子的第二电极；以及第三电容器，包括电连接到第四节点的第一电极以及构造成接收第一电源电压的第二电极。
[0036]在上述感测驱动电路中，进位下拉电路包括:第二下拉晶体管，包括电连接到第三节点的栅电极、构造成接收第一时钟信号的第一电极以及电连接到构造成输出第(K)进位信号的进位信号输出端子的第二电极；以及第四电容器，包括电连接到第三节点的第一电极和电连接到进位信号输出端子的第二电极。
[0037]在上述感测驱动电路中，维持电路包括维持晶体管，包括构造成接收第二时钟信号的栅电极、构造成接收第二时钟信号的第一电极以及电连接到第四节点的第二电极。
[0038]在上述感测驱动电路中，稳定电路包括:第一稳定晶体管，包括构造成接收第一时钟信号的栅电极、电连接到第三节点的第一电极以及第二电极；以及第二稳定晶体管，包括电连接到第四节点的栅电极、电连接到第一稳定晶体管的第二电极的第一电极以及电连接到构造成输出第(K)进位信号的进位信号输出端子的第二电极。
[0039]另一方面是一种显示装置，所述显示装置包括:显示面板，包括多条扫描线、多条感测线、多条数据线和多个像素;数据驱动电路，构造成将多个数据信号分别输出到数据线;扫描驱动电路，构造成将多个扫描信号分别输出到扫描线;感测驱动电路，包括多个级，每个级构造成将多个感测信号中的至少一个输出到感测线中的至少一条以测量像素的至少一个特性的变化，其中，级包括第(K)级和第(K+1)级；以及控制器，构造成控制数据驱动电路、扫描驱动电路和感测驱动电路。第(K)级包括:移位寄存器，构造成将第(K)进位信号提供到第(K+1)级；以及掩蔽缓冲器，构造成输出第(K)感测信号。掩蔽缓冲器包括:第一输入电路，构造成i)基于节点驱动信号而将输入信号提供到第一节点以及ii)基于输入信号和节点驱动信号而将第一电源电压提供到第二节点；节点掩蔽电路，构造成基于掩蔽信号而将第一电源电压提供到第一节点，并且基于掩蔽信号而将第二电源电压提供到第二节点;感测上拉电路，构造成基于第二节点的第二节点信号而上拉第(K)感测信号；以及感测下拉电路，构造成基于第一节点的第一节点信号而下拉第(K)感测信号，其中，K是大于O的整数。
[0040]在上述显示装置中，扫描驱动电路还构造成在显示时段中将扫描信号顺序输出到扫描线，其中，感测驱动电路还构造成在感测时段中将所述至少一个感测信号提供到所述至少一条感测线。
[0041]在上述显示装置中，控制器还构造成测量构造成接收所述至少一个感测信号的所述像素的至少一个像素的特性的变化的幅度。
[0042]在上述显示装置中，控制器还构造成基于像素的特性的改变来补偿输入图像数据以调整数据信号。
[0043]在上述显示装置中，感测驱动电路还构造成在显示面板的初始化时段中将具有相同相位的感测信号输出到感测线。
[0044]在上述显示装置中，移位寄存器包括:第二输入电路，构造成基于第二时钟信号而将输入信号提供到第三节点；第三输入电路，构造成基于第三节点的第三节点信号而将第二时钟信号提供到第四节点;进位上拉电路，构造成基于第四节点信号而上拉第(K)进位信号;进位下拉电路，构造成基于第三节点信号而下拉第(K)进位信号;维持电路，构造成基于第二时钟信号而维持第四节点信号；以及稳定电路，构造成基于第四节点信号和第一时钟信号而使第(K)进位信号稳定。
[0045]根据公开的实施例中的至少一个，感测驱动电路在没有附加的解码器的情况下选择性地输出感测信号。与包括解码器的驱动电路相比，感测驱动电路可具有简单的结构。
[0046]另外，根据示例实施例的显示装置可通过包括感测驱动电路而减小功耗和制造成本。因为感测驱动电路以小规模来实施，所以显示装置可具有窄的边框。
【附图说明】
[0047]图1是示出根据示例实施例的显示装置的框图。
[0048]图2是示出用于图1的显示装置的帧时段的示例的图。
[0049]图3是示出包括在图1的显示装置中的像素的示例的电路图。
[0050]图4是示出包括在图1的显示装置中的感测驱动电路的一个示例的框图。
[0051]图5是示出包括在图4的感测驱动电路中的第(K)级的移位寄存器单元的框图。
[0052]图6是示出包括在图4的感测驱动电路中的第(K)级的掩蔽缓冲器单元的框图。
[0053]图7是示出包括在图4的感测驱动电路中的第(K)级的电路图。
[0054]图8是用于描述图4的感测驱动电路的感测操作的波形图。
[0055]图9是示出包括在图1的显示装置中的感测驱动电路的另一示例的框图。
[0056]图10是示出包括在图9的感测驱动电路中的第(K)级的掩蔽缓冲器单元的框图。
[0057]图11是示出包括在图9的感测驱动电路中的第(K)级的电路图。
[0058]图12是用于描述图9的感测驱动电路在初始化时段中的初始化操作的波形图。
【具体实施方式】
[0059]以下将参照示出了各种实施例的附图更充分地描述示例性实施例。在该公开中，术语“基本上”包括完全、几乎完全或在一些应用下以及根据本领域技术人员来说达到任何明显的程度的意思。此外，“形成在……上”也可意指“形成在……上方”。术语“连接”可包括电连接。
[0060]参照图1，显示装置1000包括显示面板100、扫描驱动电路200、数据驱动电路300、发射驱动电路400、感测驱动电路500、电源800和控制器900。在一些实施例中，显示装置1000是有机发光二极管(OLED)显示器。根据实施例，某些元件可从图1中示出的显示装置1000去除，或者附加的元件可加入图1中示出的显示装置1000。此外，两个或更多个元件可合并为单个元件，或者单个元件可实现为多个元件。这适用于其余的设备实施例。
[0061 ] 显示面板100可显示图像。显示面板100可包括多条扫描线SLl至SLn、多条感测线SEl至SEn、多条发射线EMl至EMn、多条数据线DLl至DLm以及多个像素PX。例如，因为像素PX布置在与扫描线SLl至SLn和数据线DLl至DLm的交叉点对应的位置处，所以显示面板100包括n Xm个像素PX。
[0062]扫描驱动电路200可基于从控制器900接收的第一控制信号CTLl而经由扫描线SLl至SLn将多个扫描信号提供到像素ΡΧ。
[0063]数据驱动电路300可基于从控制器900接收的第二控制信号CTL2和输出图像数据DATAl而经由数据线DLl至DLm将多个数据信号提供到像素ΡΧ。
[0064]发射驱动电路400可基于从控制器900接收的第三控制信号CTL3而经由发射线EMl至EMn将多个发射信号提供到像素ΡΧ。
[0065]感测驱动电路500可基于从控制器900接收的第四控制信号CTL4在感测时段中将感测信号中的至少一个输出到感测线SEl至SEn中的至少一条。感测驱动电路500可包括多个级。每个级可以输出感测信号，以测量像素PX的特征变化。在一些实施例中，感测驱动电路500在初始化时段中将具有基本上相同的相位的感测信号输出到感测线SEl至SEn以初始化显示面板100 ο 一个像素特性是亮度，但不限于此。
[0066]包括在感测驱动电路500中的第(K)级可包括移位寄存器单元和掩蔽缓冲器单元，其中，K是大于O的整数。移位寄存器器单元可将第(k)进位信号提供到第(K)级的下一级(例如，第(K+1)级)。掩蔽缓冲器单元可输出第(K)感测信号。在一些实施例中，掩蔽缓冲器单元包括:第一输入部或第一输入电路，响应于节点驱动信号而将输入信号施加到第一节点并且响应于输入信号和节点驱动信号而将第一电源电压施加到第二节点;节点掩蔽部或节点掩蔽电路，响应于掩蔽信号而将第一电源电压施加到第一节点并且响应于掩蔽信号而将第二电源电压施加到第二节点；感测上拉部或感测上拉电路，响应于第二节点的第二节点信号而上拉(pull up)第(K)感测信号；以及感测下拉部或感测下拉电路，响应于第一节点的第一节点信号而下拉第(K)感测信号。在一些实施例中，移位寄存器单元包括:第二输入部或第二输入电路，响应于第二时钟信号而将输入信号施加到第三节点；第三输入部或第三输入电路，响应于第三节点的第三节点信号而将第二时钟信号施加到第四节点；进位上拉部或进位上拉电路，响应于第四节点信号而上拉第(K)进位信号;进位下拉部或进位下拉电路，响应于第三节点信号而下拉(pull down)第(K)进位信号;维持部或维持电路，响应于第二时钟信号而保持第四节点信号；以及稳定部或稳定电路，响应于第四节点信号和第一时钟信号而使第(K)进位信号稳定。以下，将参照图4至图7详细地描述感测驱动电路500。
[0067]电源800可经由电力线将高电源电压ELVDD、低电源电压ELVSS和初始化电压VI提供到像素PX。
[0068]控制器900可控制扫描驱动电路200、数据驱动电路300、发射驱动电路400、感测驱动电路500和电源800。控制器900可从诸如外部图形装置的图像源接收输入控制信号CTL和输入图像数据DATA。输入控制信号CTL可包括主时钟信号、垂直同步信号、水平同步信号、数据使能信号等。另外，控制器900可基于输入控制信号CTL产生第一控制信号CTLl以控制扫描驱动电路200。另外，控制器900可基于输入图像数据DATA产生输出图像数据DATAl并且可基于输入控制信号CTL产生第二控制信号CTL2以控制数据驱动电路300。控制器900可基于输入控制信号CTL产生第三控制信号CTL3以控制发射驱动电路400。控制器900可基于输入控制信号CTL产生第四控制信号CTL4以控制感测驱动电路500。
[0069]在一些实施例中，控制器900测量像素PX的特性变化的幅度(或幅值)。例如，感测驱动电路500在感测时段中将感测信号中的至少一个输出到感测线中的至少一条。控制器900可测量在感测时段中被施以感测信号的至少一个像素的特性变化的幅度。控制器900可基于特性变化来补偿输入图像数据DATA以减小像素PX的特性变化。例如，控制器900将像素PX的特性变化的幅度存储在存储装置中并基于存储在存储装置中的特性变化的幅度来补偿输入图像数据DATA。
[0070]因此，感测驱动电路500可在没有附加的解码器的情况下选择性地输出感测信号，由此具有相对简单的结构。感测驱动电路500可接收与包括解码器的驱动电路相比数量相对少的输入信号。另外，在一些实施例中，感测驱动电路500不包括静态电流在其中流动的部分。因此，显示装置1000可通过包括感测驱动电路500来减小能耗和制造成本。另外，因为感测驱动电路500以小规模来实施，所以显示装置1000可具有窄的边框(bezel)。
[0071]图2是示出用于图1的显示装置的帧时段的示例的图。
[0072]参照图2，每个帧时段FRAME1、FRAME2包括显示时段D1、D2和感测时段S1、S2。
[0073]在一些实施例中，显示装置通过逐行发射技术来驱动。为了使显示装置使用逐行发射技术来显示图像，扫描驱动电路可将扫描信号顺序地提供到扫描线，且每个像素可在显不时段Dl、D2中发射与扫描信号对应的光。在一些实施例中，显不装置通过同时发射技术、基本上同时发射技术或并发发射技术来驱动。例如，显示时段D1、D2包括初始化时段、扫描时段和发射时段。为了使显示装置使用同时发射技术来显示图像，扫描驱动电路可在扫描时段中将扫描信号顺序地提供到扫描线，且每个像素可在发射时段中发射光。
[0074]感测驱动电路可在感测时段S1、S2中将感测信号中的至少一个输出到感测线中的至少一条。感测时段S1、S2是用于测量像素中的至少一个像素的特性变化的幅度。为了使显示装置正常地显示图像，与显示时段D1、D2的时间长度相比，感测时段S1、S2的时间长度可相对短。因此，可在每个感测时段S1、S2中将感测信号施加到从感测线选择的至少一条。在一些实施例中，在每个帧时段中顺序地选择感测线。在一些实施例中，随机地选择感测线。
[0075]例如，感测驱动电路在第一帧时段FRAMEl的第一感测时段SI中将感测信号输出到位于第(X)行的第(X)感测线。控制器可在第一感测时段SI中测量连接到第(X)感测线的像素的特性变化并可将特性变化存储在存储装置中。感测驱动电路可在第二帧时段FRAME2的第二感测时段S2中将感测信号输出到位于第(Y)行的第(Y)感测线。控制器可在第二感测时段S2中测量连接到第(Y)感测线的像素的特性变化并可将特性变化存储在存储装置中。
[0076]因此，控制器可以基于特性变化来补偿输入图像数据，由此减小像素的特性变化。
[0077]图3是示出包括在图1的显示装置中的像素的示例的电路图。
[0078]参照图3，感测线中的至少一条在感测时段中接收感测信号。可测量连接到接收感测信号的感测线的像素PX的特性变化。
[0079]像素PX可包括多个晶体管Tl至T8以及电容器Cst。例如，第一晶体管Tl连接在高电源电压ELVDD与OLED的阳极电极之间。第一晶体管Tl可将与数据信号对应的驱动电流施加至IJ0LED。第二晶体管T2可连接在第一晶体管Tl的第一电极与数据线DLj之间。第三晶体管T3可连接在第一晶体管Tl的栅电极和第二电极之间。第四晶体管T4可连接在初始化电压VI与第一晶体管TI的栅电极之间。第五晶体管T5可连接在高电源电压ELVDD与第一晶体管TI的第一电极之间。第六晶体管T6可连接在第一晶体管Tl的第二电极与OLED的阳极电极之间。第七晶体管T7可连接在初始化电压VI与OLED的阳极电极之间。第八晶体管T8可连接在数据线DLj与OLED的阳极电极之间。
[0080]例如，第四晶体管T4响应于第(K-1)扫描信号而将初始化电压VI施加到电容器Cst和第一晶体管Tl的栅电极，以使电容器Cst和第一晶体管Tl的栅电极重新设定为初始化电压VI。第七晶体管T7可响应于第(K-1)扫描信号而将初始化电压VI施加到OLED的阳极电极以使OLED的阳极电极重新设定为初始化电压VI。
[0081]第二晶体管T2可响应于第(K)扫描信号而将数据信号施加到第一晶体管Tl。
[0082]第三晶体管T3可通过连接第一晶体管Tl的栅电极和第二电极(S卩，第一晶体管Tl的二极管连接)而响应于第(K)扫描信号来补偿第一晶体管Tl的阈值电压。因为第二晶体管T2和第三晶体管T3可接收第(K)扫描信号，所以可施加数据信号，同时补偿第一晶体管Tl的阈值电压。
[0083]第一晶体管Tl可将与数据信号对应的驱动电流提供到0LED。
[0084]第六晶体管T6可位于第一晶体管Tl的第二电极与OLED的阳极电极之间。第六晶体管T6可响应于第(K)发射信号而控制OLED的光发射。
[0085]第八晶体管T8可响应于第(K)感测信号而使OLED的阳极电极连接到数据线DLj以测量像素PX的特性变化。
[0086]图4是示出包括在图1的显示装置中的感测驱动电路的一个示例的框图。
[0087]参照图4，感测驱动电路500A包括彼此非独立连接的多个级500A-1至500A-n。级500A-1至500A-n中的每个可包括移位寄存器单元和掩蔽缓冲器单元。移位寄存器单元600A-1至600A-n中的每个可包括输入端子IN、第二时钟端子CK、第一电压端子VGH、第二电压端子VGL和进位信号输出端子CARRY。掩蔽缓冲器单元700A-1至700A-n中的每个可包括输入端子IN、第一时钟端子CKB、掩蔽端子MASK、节点驱动端子SET、第一电压端子VGH、第二电压端子VGL和感测信号输出端子SEN。
[0088]输入信号可被施加到输入端子IN。这里，输入信号可以是感测起始信号SSP或先前级的进位信号。因此，感测起始信号SSP被施加到第一级500A-1的输入端子IN。先前级的进位信号被分别施加到第二级500A-2至第(N)级500A-n的每个输入端子IN。
[0089]具有不同时序的第一感测时钟信号CLKl或第二感测时钟信号CLK2可被施加到第一时钟端子CKB。例如，第二感测时钟信号CLK2是与第一感测时钟信号CLKl反相的信号。在相邻的级中，第一感测时钟信号CLKl和第二感测时钟信号CLK2可以以相反的顺序施加到第一时钟端子CKB。例如，第二感测时钟信号CLK2被施加到奇数级500A-U500A-3、……的第一时钟端子CKB。相反地，在这个示例中，第一感测时钟信号CLKl被施加到偶数级500A-2、500A-4、……的第一时钟端子CKB。
[0090]具有不同时序的第一感测时钟信号CLKl或第二感测时钟信号CLK2可被施加到第二时钟端子CK。在相邻的级中，第一感测时钟信号CLKl和第二感测时钟信号CLK2可以以相反的顺序施加到第二时钟端子CK。例如，第一感测时钟信号CLKl被施加到奇数级500A-1、500A-3、……的第二时钟端子CK。相反地，在这个示例中，第二感测时钟信号CLK2被施加到偶数级500A-2、500A-4、……的第二时钟端子CK。
[0091]节点驱动信号可被施加到节点驱动端子SET。节点驱动信号用于控制掩蔽缓冲器单元的第一节点和第二节点。例如，节点驱动信号在感测时段的起始点被施加到节点驱动端子SET。
[0092]掩蔽信号可被施加到掩蔽端子MASK。掩蔽信号用于将掩蔽缓冲器单元的第一节点和第二节点掩蔽。例如，掩蔽信号在感测时段的起始点未被激活。
[0093]第一电压VDD可被提供到第一电压端子VGH。例如，第一电压VDD是高电平电压。
[0094]第二电压VSS可被提供到第二电压端子VGL。例如，第二电压VSS是低电平电压。
[0095]进位信号可经由进位信号输出端子CARRY而输出到下一级的输入端子IN。例如，第一进位信号经由第一级500A-1的进位信号输出端子CARRY而输出到第二级500A-2的输入端子IN。
[0096]感测信号可经由感测信号输出端子SEN而输出到感测线。例如，调整感测起始信号SSP以在感测时段中选择用于测量特性变化或像素的劣化的一些感测线。因此，可在感测时段中通过控制掩蔽信号和节点驱动信号而由目标级输出感测信号。
[0097]图5是示出包括在图4的感测驱动电路中的第(K)级的移位寄存器单元的框图。图6是示出包括在图4的感测驱动电路中的第(K)级的掩蔽缓冲器单元的框图。图7是示出包括在图4的感测驱动电路中的第(K)级的电路图。
[0098]参照图5至图7，包括在感测驱动电路中的第(K)级500A_k包括移位寄存器单元或移位寄存器600A-k以及掩蔽缓冲器单元或掩蔽缓冲器700A-k。
[0099]移位寄存器单元600A-k可将第(K)进位信号CARRY[K]提供到第(K)级500A-k的下一级。移位寄存器单元600A-k可包括第二输入部610、第三输入部620、进位上拉部630、进位下拉部640、维持部650和稳定部660。
[0100]第二输入部610可响应于第二时钟信号CK而将输入信号施加到第三节点N3。因此，第二输入部610可响应于第二时钟信号CK而将感测起始信号SSP或先前级的进位信号CARRY[K-1]施加到第三节点N3。在一些实施例中，第二输入部610包括第四输入晶体管TR2。第四输入晶体管TR2可包括被施以第二时钟信号CK的栅电极、被施以输入信号的第一电极以及连接到第三节点N3的第二电极。
[0101]第三输入部620可响应于第三节点N3的第三节点信号而将第二时钟信号CK施加到第四节点N4。在一些实施例中，第三输入部620包括第五输入晶体管TRl。第五输入晶体管TRl可包括被施以第三节点信号的栅电极、被施以第二时钟信号CK的第一电极以及连接到第四节点N4的第二电极。
[0102]进位上拉部630可响应于第四节点N4的第四节点信号而上拉第(K)进位信号CARRY[K]。例如，进位上拉部630响应于第四节点信号而控制第(K)进位信号CARRY[K]作为第一逻辑电平。在一些实施例中，进位上拉部630包括第二上拉晶体管TR6和第三电容器C3ο第二上拉晶体管TR6可包括连接到第四节点N4的栅电极、被施以第一电源电压VGH的第一电极以及连接到输出第(K)进位信号CARRY[K]的进位信号输出端子的第二电极。第三电容器C3可包括连接到第四节点N4的第一电极以及被施以第一电源电压VGH的第二电极。
[0103]进位下拉部640可响应于第三节点信号而下拉第(K)进位信号CARRY[K]。例如，进位下拉部640响应于第三节点信号而控制第(K)进位信号CARRY[K]作为第二逻辑电平。在一些实施例中，进位下拉部640包括第二下拉晶体管TR7和第四电容器C4。第二下拉晶体管TR7可包括连接到第三节点N3的栅电极、被施以第一时钟信号CKB的第一电极以及连接到输出第(K)进位信号CARRY[K]的进位信号输出端子的第二电极。第四电容器C4可包括连接到第三节点N3的第一电极以及连接到进位信号输出端子的第二电极。
[0104]维持部650可响应于第二时钟信号CK而维持第四节点信号。在一些实施例中，维持部650包括维持晶体管TR3。维持晶体管TR3可包括被施以第二时钟信号CK的栅电极、被施以第二时钟信号CK的第一电极以及连接到第四节点N4的第二电极。
[0105]稳定部660可响应于第四节点信号和第一时钟信号CKB而使第(K)进位信号CARRY[K]稳定。在一些实施例中，稳定部660包括第一稳定晶体管TR5和第二稳定晶体管TR4。第一稳定晶体管TR5可包括被施以第一时钟信号CKB的栅电极、连接到第三节点N3的第一电极以及连接到第二稳定晶体管TR4的第一电极的第二电极。第二稳定晶体管TR4可包括连接到第四节点N4的栅电极、连接到第一稳定晶体管TR5的第二电极的第一电极以及连接到输出第(K)进位信号CARRY[K]的进位信号输出端子的第二电极。
[0106]虽然图5和图7的示例实施例描述了移位寄存器单元600A_k包括第二输入部610、第三输入部620、进位上拉部630、进位下拉部640、维持部650和稳定部660，但是移位寄存器可具有可顺序地输出进位信号的各种结构。
[0107]掩蔽缓冲器单元700A_k可输出第(K)感测信号SEN[K]。因此，当第(K)感测线由控制器选择时，感测驱动电路可在感测时段中使用掩蔽缓冲器单元700A-k而将感测信号SEN[K]输出到第(K)感测线。掩蔽缓冲器单元700A-k可包括第一输入部710、感测上拉部720A、感测下拉部730和节点掩蔽部740。
[0108]第一输入部710可响应于节点驱动信号SET而将输入信号(即，感测起始信号SSP或先前级CARRY[K-1]的进位信号)施加到第一节点NI并且可响应于输入信号和节点驱动信号SET而将第一电源电压VGH施加到第二节点N2。在一些实施例中，第一输入部710包括第一输入晶体管TR8、第二输入晶体管TR9和第三输入晶体管TRlO。第一输入晶体管TR8可包括被施以输入信号的栅电极、被施以第一电源电压VGH的第一电极以及连接到第二输入晶体管TR9的第一电极的第二电极。第二输入晶体管TR9可包括被施以节点驱动信号SET的栅电极、连接到第一输入晶体管TR8的第二电极的第一电极以及连接到第二节点N2的第二电极。第三输入晶体管TRlO可包括被施以节点驱动信号SET的栅电极、被施以输入信号的第一电极以及连接到第一节点NI的第二电极。因此，当节点驱动信号SET被施加到第一输入部710时，第一输入部710可将输入信号施加到第一节点NI以输出第(K)感测信号SEN[K]。
[0109]感测上拉部720A可响应于第二节点N2的第二节点信号而上拉第(K)感测信号SEN[K]。在一些实施例中，感测上拉部720A包括第一上拉晶体管TR13A和第一电容器Cl。第一上拉晶体管TRl 3A可包括连接到第二节点N2的栅电极、被施以第一电源电压VGH的第一电极以及连接到输出第(K)感测信号SEN[K]的感测信号输出端子的第二电极。第一电容器Cl可包括连接到第二节点N2的第一电极和被施以第一电源电压VGH的第二电极。
[0110]感测下拉部730可响应于第一节点NI的第一节点信号而下拉第(K)感测信号SEN[K]。在一些实施例中，感测下拉部730包括第一下拉晶体管TR14和第二电容器C2。第一下拉晶体管TR14可包括连接到第一节点NI的栅电极、被施以第一时钟信号CKB的第一电极以及连接到输出第(K)感测信号SEN[K]的感测信号输出端子的第二电极。第二电容器C2可包括连接到第一节点NI的第一电极和连接到感测信号输出端子的第二电极。
[0111]节点掩蔽部740可响应掩蔽信号MASK而将第一电源电压VGH施加到第一节点NI，并且可响应于掩蔽信号MASK而将第二电源电压VGL施加到第二节点N2。在一些实施例中，节点掩蔽部740包括第一掩蔽晶体管TRll和第二掩蔽晶体管TR12。第一掩蔽晶体管TRll可包括被施以掩蔽信号MASK的栅电极、被施以第一电源电压VGH的第一电极以及连接到第一节点NI的第二电极。第二掩蔽晶体管TR12可包括被施以掩蔽信号MASK的栅电极、被施以第二电源电压VGL的第一电极以及连接到第二节点N2的第二电极。因此，当掩蔽信号MASK施加到节点掩蔽部740时，节点掩蔽部740可激活感测上拉部720A并且可不激活感测下拉部730。
[0112]图8是用于描述图4的感测驱动电路的感测操作的波形图。
[0113]参照图8，显示装置控制感测起始信号SSP、掩蔽信号MASK和节点驱动信号SET以在感测时段中将感测信号输出到感测线中的至少一条。
[0114]例如，第三感测信号SEN[3]在感测时段中输出到第三感测线以测量连接到第三感测线的像素的特性变化。为了在感测时段中输出第三感测信号SEN[3]，可调整感测起始信号SSP的时序。感测起始信号SSP可被施加到感测驱动电路。在感测驱动电路中的每一级可顺序地向下一级提供进位信号。为了激活第三感测信号SEN[3]，在激活了第二进位信号CARRY [ 2 ]的点时不激活掩蔽信号MASK并且激活节点驱动信号SET。因此，第三级的掩蔽缓冲器单元可接收第二进位信号CARRY[2]并且可通过控制掩蔽信号MASK和节点驱动信号SET而在感测时段中输出第三感测信号SEN[3]。
[0115]图9是示出包括在图1的显示装置中的感测驱动电路的另一示例的框图。
[0116]参照图9，感测驱动电路500B包括彼此电连接的多个级500B-1至500B-n。级500B-1至500B-n中的每个可包括移位寄存器单元和掩蔽缓冲器单元。除了添加接收基本上同时或并发的驱动信号或者总体驱动信号的基本上同时驱动端子或并发驱动端子GCK之外，根据本示例性实施例的感测驱动电路500B与在图4中描述的示例性实施例的感测驱动电路基本上相同。因此，相同的附图标记将用于表示与在图4的先前示例性实施例中描述的部件相同或类似的部件，并且将省略关于上述元件的任何重复的解释。
[0117]移位寄存器单元600B-1至600B-n中的每个可包括输入端子IN、第二时钟端子CK、第一电压端子VGH、第二电压端子VGL和进位信号输出端子CARRY。
[0118]掩蔽缓冲器单元700B-1至700B-n中的每个可包括输入端子IN、第一时钟端子CKB、掩蔽端子MASK、节点驱动端子SET、第一电压端子VGH、第二电压端子VGL、感测信号输出端子SEN和同时驱动端子GCK。
[0119]同时驱动信号用于将具有基本上相同的相位的感测信号输出到感测线。同时驱动信号可被施加到同时驱动端子GCK。例如，同时驱动信号在显示面板的初始化时段中被施加到同时驱动端子GCK。
[0120]图10是示出包括在图9的感测驱动电路中的第(K)级的掩蔽缓冲器单元的框图。图11是示出包括在图9的感测驱动电路中的第(K)级的电路图。
[0121]参照图10和图11，包括在感测驱动电路中的第(K)级500B_k包括移位寄存器单元600B-k和掩蔽缓冲器单元700B-k。
[0122]移位寄存器单元600B-k可将第(K)进位信号CARRY[K]提供到第(K)级500B-k的下一级。移位寄存器单元600B-k可包括第二输入部610、第三输入部620、进位上拉部630、进位下拉部640、维持部650和稳定部660。根据本示例性实施例的移位寄存器单元600B-k与在图5和图7中描述的示例性实施例的移位寄存器单元基本上相同。因此，相同的附图标记将用于表示与在图5和图7的先前示例性实施例中描述的部件相同或类似的部件，并且将省略关于上述元件的任何重复的解释。
[0123]掩蔽缓冲器单元700B_k可输出第(K)感测信号SEN[K]。因此，当第(K)感测线由控制器来选择时，感测驱动电路可在感测时段中使用掩蔽缓冲器单元700B-k而将感测信号SEN[K]输出到第(K)感测线。掩蔽缓冲器单元700B-k可包括第一输入部710、感测上拉部720B、感测下拉部730和节点掩蔽部740。除了感测上拉部720B接收基本上同时的驱动信号GCK而不是第一电源电压VGH之外，根据本示例性实施例的掩蔽缓冲器单元700B-k与在图6和图7中描述的示例性实施例的掩蔽缓冲器单元基本上相同。因此，相同的附图标记将用于表示与在图6和图7的先前示例性实施例中描述的部件相同或类似的部件，并且将省略关于上述元件的任何重复的解释。
[0124]感测上拉部720B可响应于第二节点N2的第二节点信号而上拉第(K)感测信号SEN[K]。在一些实施例中，感测上拉部720B包括第一上拉晶体管TR13B和第一电容器Cl。第一上拉晶体管TR13B可包括连接到第二节点N2的栅电极、被施以同时驱动信号GCK的第一电极以及连接到输出第(K)感测信号SEN[K]的感测信号输出端子的第二电极。第一电容器Cl可包括连接到第二节点N2的第一电极和被施以同时驱动信号GCK的第二电极。当掩蔽信号MASK被施加到感测驱动电路时，感测驱动电路可将作为感测信号的同时驱动信号GCK输出到所有的感测线。另外，为了在感测时段中将感测信号输出到从感测线中选择的至少一条，同时驱动信号GCK可在感测时段中具有与第一电源电压VGH基本上相同的电压电平。
[0125]图12是用于描述图9的感测驱动电路在初始化时段中的初始化操作的波形图。
[0126]参照图12，显示装置控制掩蔽信号MASK和同时驱动信号GCK以在显示面板的初始化时段中将具有基本上相同的相位的感测信号SEN[1]至SEN[N]输出到感测线。
[0127]例如，为了在初始化时段中初始化显示面板，可将感测信号SEN[I ]至SEN[N]施加到所有的感测线。例如，在显示面板的初始化时段中，不激活节点驱动信号SET并且激活掩蔽信号MASK。可激活感测上拉部并且可不激活感测下拉部。因此，可将与同时驱动信号GCK基本上相同的感测信号SEN[1]至SEN[N]分别施加到感测线。
[0128]虽然示例实施例描述了感测信号用于测量像素的特性变化，但是感测信号是用于各种目的的栅极信号。
[0129]另外，虽然示例实施例描述了晶体管被实施为P沟道金属氧化物半导体(PMOS)晶体管，但是晶体管也可被实施为η沟道金属氧化物半导体(NMOS)晶体管。
[0130]描述的技术可应用于具有显示装置的电子装置。例如，描述的技术可应用于电视、计算机监视器、膝上型电脑、蜂窝电话、智能电话、智能平板、个人数字助理(PDA)、便携式多媒体播放器(PMP)、ΜΡ3播放器、导航系统、游戏控制台、视频电话等。
[0131]上文是对实施例的举例说明并且不被解释为对实施例的限制。虽然已经描述了一些实施例，但是本领域技术人员将容易理解的是，在不实质上脱离发明技术的新颖性教导和优点的情况下，能够在实施例中进行许多修改。因此，所有这样的修改意图被包括在如权利要求所限定的本发明构思的范围内。因此，将理解的是，上文是对各种实施例的举例说明并且不被解释为局限于公开的特定实施例，对公开的实施例的修改以及其他实施例意图被包括在所附权利要求的范围内。
【主权项】
1.一种用于显示装置的感测驱动电路，其特征在于，所述感测驱动电路包括: 多个级，构造成分别输出多个感测信号并且包括第(K)级和第(K+1)级，所述第(K)级包括: 移位寄存器，构造成向所述第(K+1)级提供第(K)进位信号；以及 掩蔽缓冲器，构造成输出第(K)感测信号， 其中，所述掩蔽缓冲器包括: 第一输入电路，构造成i)基于节点驱动信号而将输入信号提供到第一节点以及ii)基于所述输入信号和所述节点驱动信号而将第一电源电压提供到第二节点； 节点掩蔽电路，构造成基于掩蔽信号而将所述第一电源电压提供到所述第一节点，并且基于所述掩蔽信号而将第二电源电压提供到所述第二节点； 感测上拉电路，构造成基于所述第二节点的第二节点信号而上拉所述第(K)感测信号；以及 感测下拉电路，构造成基于所述第一节点的第一节点信号而下拉所述第(K)感测信号，其中，K是大于O的整数。2.如权利要求1所述的感测驱动电路，其特征在于，所述第一输入电路包括: 第一输入晶体管，包括构造成接收所述输入信号的栅电极、构造成接收所述第一电源电压的第一电极以及第二电极； 第二输入晶体管，包括构造成接收所述节点驱动信号的栅电极、电连接到所述第一输入晶体管的所述第二电极的第一电极以及电连接到所述第二节点的第二电极；以及 第三输入晶体管，包括构造成接收所述节点驱动信号的栅电极、构造成接收所述输入信号的第一电极以及电连接到所述第一节点的第二电极。3.如权利要求1所述的感测驱动电路，其特征在于，所述节点掩蔽电路包括: 第一掩蔽晶体管，包括构造成接收所述掩蔽信号的栅电极、构造成接收所述第一电源电压的第一电极以及电连接到所述第一节点的第二电极；以及 第二掩蔽晶体管，包括构造成接收所述掩蔽信号的栅电极、构造成接收第二电源电压的第一电极以及电连接到所述第二节点的第二电极。4.如权利要求1所述的感测驱动电路，其特征在于，所述感测上拉电路包括第一上拉晶体管和第一电容器。5.如权利要求4所述的感测驱动电路，其特征在于，所述第一上拉晶体管包括电连接到所述第二节点的栅电极、构造成接收所述第一电源电压的第一电极以及电连接到构造成输出所述第(K)感测信号的感测信号输出端子的第二电极， 其中，所述第一电容器包括电连接到所述第二节点的第一电极和构造成接收所述第一电源电压的第二电极。6.如权利要求4所述的感测驱动电路，其特征在于，所述第一上拉晶体管包括电连接到所述第二节点的栅电极、构造成接收总体驱动信号的第一电极以及电连接到构造成输出所述第(K)感测信号的感测信号输出端子的第二电极， 其中，所述第一电容器包括电连接到所述第二节点的第一电极和构造成接收所述总体驱动信号的第二电极。7.如权利要求1所述的感测驱动电路，其特征在于，所述感测下拉电路包括: 第一下拉晶体管，包括电连接到所述第一节点的栅电极、构造成接收第一时钟信号的第一电极以及电连接到构造成输出所述第(K)感测信号的感测信号输出端子的第二电极；以及 第二电容器，包括电连接到所述第一节点的第一电极和电连接到所述感测信号输出端子的第二电极。8.如权利要求1所述的感测驱动电路，其特征在于，所述移位寄存器包括: 第二输入电路，构造成基于第二时钟信号而将所述输入信号提供到第三节点； 第三输入电路，构造成基于所述第三节点的第三节点信号而将所述第二时钟信号提供到第四节点； 进位上拉电路，构造成基于第四节点信号而上拉所述第(K)进位信号； 进位下拉电路，构造成基于所述第三节点信号而下拉所述第(K)进位信号； 维持电路，构造成基于所述第二时钟信号而维持所述第四节点信号；以及 稳定电路，构造成基于所述第四节点信号和第一时钟信号而使所述第(K)进位信号稳定。9.如权利要求8所述的感测驱动电路，其特征在于，所述第二输入电路包括具有构造成接收所述第二时钟信号的栅电极、构造成接收所述输入信号的第一电极以及电连接到所述第三节点的第二电极的第四输入晶体管， 其中，所述第三输入电路包括具有构造成接收所述第三节点信号的栅电极、构造成接收所述第二时钟信号的第一电极以及电连接到所述第四节点的第二电极的第五输入晶体管， 其中，所述进位上拉电路包括: 第二上拉晶体管，包括电连接到所述第四节点的栅电极、构造成接收所述第一电源电压的第一电极以及电连接到构造成输出所述第(K)进位信号的进位信号输出端子的第二电极；以及 第三电容器，包括电连接到所述第四节点的第一电极和构造成接收所述第一电源电压的第二电极， 其中，所述进位下拉电路包括:第二下拉晶体管，包括电连接到所述第三节点的栅电极、构造成接收第一时钟信号的第一电极以及电连接到构造成输出所述第(K)进位信号的进位信号输出端子的第二电极；以及第四电容器，包括电连接到所述第三节点的第一电极和电连接到所述进位信号输出端子的第二电极， 其中，所述维持电路包括具有构造成接收所述第二时钟信号的栅电极、构造成接收所述第二时钟信号的第一电极以及电连接到所述第四节点的第二电极的维持晶体管， 其中，所述稳定电路包括:第一稳定晶体管，包括构造成接收所述第一时钟信号的栅电极、电连接到所述第三节点的第一电极以及第二电极；以及第二稳定晶体管，包括电连接到所述第四节点的栅电极、电连接到所述第一稳定晶体管的所述第二电极的第一电极以及电连接到构造成输出所述第(K)进位信号的进位信号输出端子的第二电极。10.一种显示装置，其特征在于，所述显示装置包括: 显示面板，包括多条扫描线、多条感测线、多条数据线和多个像素； 数据驱动电路，构造成将多个数据信号分别输出到所述数据线； 扫描驱动电路，构造成将多个扫描信号分别输出到所述扫描线； 包括多个级的感测驱动电路，每个级被构造成将多个感测信号中的至少一个输出到所述感测线中的至少一条以测量所述像素的至少一个特性的变化，其中，所述多个级包括第(K)级和第(K+1)级；以及 控制器，构造成控制所述数据驱动电路、所述扫描驱动电路和所述感测驱动电路， 其中，所述第(K)级包括: 移位寄存器，构造成将第(K)进位信号提供到所述第(K+1)级；以及 掩蔽缓冲器，构造成输出第(K)感测信号， 其中，所述掩蔽缓冲器包括: 第一输入电路，构造成i)基于节点驱动信号而将输入信号提供到第一节点以及ii)基于所述输入信号和所述节点驱动信号而将第一电源电压提供到第二节点； 节点掩蔽电路，构造成基于掩蔽信号而将所述第一电源电压提供到所述第一节点，以及基于所述掩蔽信号而将第二电源电压提供到所述第二节点； 感测上拉电路，构造成基于所述第二节点的第二节点信号而上拉所述第(K)感测信号；以及 感测下拉电路，构造成基于所述第一节点的第一节点信号而下拉所述第(K)感测信号，其中，K是大于O的整数。
【文档编号】G09G3/20GK105825799SQ201610016536
【公开日】2016年8月3日
【申请日】2016年1月12日
【发明人】印海静, 郑宝容
【申请人】三星显示有限公司