移位寄存器、移位寄存器电路及显示装置的制造方法
【专利摘要】本实用新型公开了一种移位寄存器、移位寄存器电路及显示装置，属于显示技术领域。所述移位寄存器包括：复位模块、输入模块、驱动控制模块、下拉驱动模块、下拉模块和输出控制模块。本实用新型通过在移位寄存器中增加输出控制模块，在触控阶段时，该输出控制模块可以通过第一控制信号和第二控制信号的控制，拉低当前移位寄存器的驱动信号输出端的电位，使当前移位寄存器对应的像素电压保持正常工作，从而消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的品质。
【专利说明】
移位寄存器、移位寄存器电路及显示装置
技术领域
[0001]本实用新型涉及显示技术领域，特别涉及一种移位寄存器、移位寄存器电路及显示装置。【背景技术】
[0002]随着显示技术的发展，显示装置在电子产品中的应用也越来越广泛，比如，笔记本电脑、电视机、移动终端等。其中，移位寄存器电路是构成显示装置非常重要的一部分，即显示装置在显示图像时，需要利用移位寄存器电路对像素单元进行扫描，该移位寄存器电路中包括多个级联的移位寄存器，每个移位寄存器对应一行像素单元，由多个移位寄存器实现对显示装置的像素单元的逐行扫描驱动，以显示图像。
[0003]目前，当移位寄存器应用于内嵌式触控显示装置时，会将一帧时间分为触控阶段和显示阶段，并采用分时驱动的方式进行驱动。假如，当前需要驱动第N行像素单元进行显示，在显示阶段，第N级移位寄存器会在显示信号的控制下，将输出信号的电位拉高，进而驱动第N行的像素单元以进行显示，在显示完成后进入触控阶段，此时第N+1级移位寄存器会将输出信号的电位拉高，进而通过第N+1级移位寄存器的输出信号，将第N级移位寄存器输出信号的电位拉低，以采集触控信号，也即是，在显示阶段，第N级移位寄存器的输出信号处于高电位，在触控阶段，第N+1级移位寄存器的输出信号处于高电位，且将第N级移位寄存器的输出信号处于低电位。
[0004]但是，为了保证能够采集到稳定的触控信号，在显示完成后，显示信号会瞬间拉低。一旦显示信号拉低，第N+1级移位寄存器输出信号的电位就无法拉高，进而导致第N级移位寄存器输出信号的电位也无法拉低，触控阶段采集的触控信号可能会进入第N行像素单元中，从而出现画面显示不良的现象。【实用新型内容】
[0005]为了消除在触控阶段显示换面中的横纹，提高显示画面的显示效果，第一方面，本实用新型提供了一种移位寄存器。所述移位寄存器如下:
[0006]所述移位寄存器包括:复位模块、输入模块、驱动控制模块、下拉驱动模块、下拉模块和输出控制模块；
[0007]所述复位模块的第一输入端与下一级移位寄存器的驱动信号输出端连接，所述复位模块的第二输入端与第一信号端连接，所述输入模块的第一输入端与上一级移位寄存器的驱动信号输出端连接，所述输入模块的第二输入端与第二信号端连接；
[0008]所述复位模块的输出端、所述输入模块的输出端、所述驱动控制模块的第一输入端及所述下拉模块的第一输入端分别与第一节点连接，所述驱动控制模块的第二输入端、 所述下拉驱动模块的输出端和所述下拉模块的第二输入端分别与第二节点连接，所述下拉驱动模块的输入端与第一时钟信号端连接，所述驱动控制模块的第三输入端与第二时钟信号端连接，所述驱动控制模块的第四输入端和所述下拉模块的第三输入端分别与第三信号端连接；
[0009]所述下拉模块的输出端、所述输出控制模块的输出端及所述驱动控制模块的输出端分别与当前移位寄存器的驱动信号输出端连接；
[0010]所述输出控制模块的输入端与第一控制信号端连接，所述输出控制模块的控制端与第二控制信号端连接，用于在触控阶段，通过来自所述第一控制信号端的第一控制信号和来自所述第二控制信号端的第二控制信号的控制下，拉低所述当前移位寄存器的驱动信号输出端的电位。
[0011]可选地，所述输出控制模块还用于在过渡阶段，通过所述第一控制信号和所述第二控制信号的控制下，拉高所述下一级移位寄存器的驱动信号输出端的电位，所述过渡阶段为从所述触控阶段到显示阶段之间的过渡时间段。
[0012]可选地，所述输出控制模块包括:第一控制子模块和第二控制子模块；
[0013]所述第一控制子模块的输入端与第一控制端连接，所述第二控制子模块的输入端与第二控制端连接，所述第一控制信号端包括所述第一控制端和所述第二控制端；
[0014]所述第一控制子模块的输出端与所述当前移位寄存器的驱动信号输出端连接，所述第一控制子模块的控制端与所述第二控制子模块的输出端连接，所述第二控制子模块的控制端与所述第二控制信号端连接。
[0015]可选地，所述输出控制模块包括:第一晶体管；
[0016]所述第一晶体管的第一极与所述第一控制信号端连接，所述第一晶体管的第二极与所述当前移位寄存器的驱动信号输出端连接，所述第一晶体管的第三极与所述第二控制信号端连接。
[0017]可选地，所述第一控制子模块包括:第二晶体管；
[0018]所述第二晶体管的第一极与所述第一控制端连接，所述第二晶体管的第二极与所述当前移位寄存器的驱动信号输出端连接，所述第二晶体管的第三极与所述第二控制子模块的输出端连接。
[0019]可选地，所述第二控制子模块包括:第三晶体管；
[0020]所述第三晶体管的第一极与所述第二控制端连接，所述第三晶体管的第二极与所述第一控制子模块的第二输入端连接，所述第三晶体管的第三极与所述第二控制信号端连接。
[0021]可选地，所述晶体管为N型晶体管。
[0022]第二方面，本实用新型提供了一种移位寄存器电路。所述移位寄存器电路如下:
[0023]所述移位寄存器电路包括级联的至少两个上述第一方面所述的移位寄存器。[〇〇24]第三方面，本实用新型提供了一种显示装置。所述显示装置如下:[〇〇25] 所述显示装置包括如上述第二方面的移位寄存器电路。
[0026]本实用新型提供的技术方案的有益效果是:
[0027]在本实用新型实施例中，由于在移位寄存器中增加了输出控制模块，因此，在触控阶段，当当前移位寄存器的驱动信号输出端的电位无法进行拉低处理，从而使该电位处于悬浮状态时，该输出控制模块可以通过第一控制信号和第二控制信号的控制，拉低当前移位寄存器的驱动信号输出端的电位，使当前移位寄存器对应的像素电压保持正常工作，从而消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的品质。【附图说明】
[0028]图1是本实用新型实施例提供的第一种移位寄存器的结构示意图；
[0029]图2是本实用新型实施例提供的一种移位寄存器工作时序示意图；
[0030]图3是本实用新型实施例提供的第二种移位寄存器的结构示意图；[0031 ]图4是本实用新型实施例提供的第三种移位寄存器的结构示意图；
[0032]图5是本实用新型实施例提供的第四种移位寄存器的结构示意图；
[0033]图6是本实用新型实施例提供的第五种移位寄存器的结构示意图。[〇〇34]附图标记:
[0035]丨:复位模块;2:输入模块;3:驱动控制模块;4:下拉驱动模块；[〇〇36]5:下拉模块;6:输出控制模块；
[0037]11:复位模块的第一输入端，12:复位模块的第二输入端，13:复位模块的输出端；
[0038]21:输入模块的第一输入端，22:输入模块的第二输入端，23:复位模块的输出端；
[0039]31驱动控制模块的第一输入端，32驱动控制模块的第二输入端，33:驱动控制模块的第三输入端，34:驱动控制模块的第四输入端，35:驱动控制模块的输出端；
[0040]41:下拉驱动模块的输出端，42:下拉驱动模块的输入端；[0041 ]51:下拉模块的第一输入端，52:下拉模块的第二输入端，53:下拉模块的第三输入端，54:下拉模块的输出端；[〇〇42]61:输出控制模块的输出端，62:输出控制模块的输入端，63:输出控制模块的控制端；[0〇43]N+1:下一级移位寄存器的驱动信号输出端，N-1:上一级移位寄存器的驱动信号输出立而；
[0044]CNB:第一信号端，CN:第二信号端，CKB:第一时钟信号端，CK:第二时钟信号端， VGL:第三信号端，A:第一控制信号端，B:第二控制信号端，Gate out:当前移位寄存器的驱动信号输出端，EN1:第一控制端，EN2:第二控制端；
[0045]STV:显示信号；[〇〇46] PU:第一节点，PD:第二节点；[0〇47]Q1:第一晶体管，Q2:第二晶体管，Q3:第三晶体管，Q4:第四晶体管，Q5:第五晶体管，Q6:第六晶体管，Q7:第七晶体管，Q8:第八晶体管，Q9:第九晶体管，Q10:第十晶体管， 〇11:第^^一晶体管；[0〇48] a1:第一晶体管的第一极，b1:第一晶体管的第二极，c1:第一晶体管的第三极，a2: 第二晶体管的第一极，b2:第二晶体管的第二极，C2:第二晶体管的第三极，a3:第三晶体管的第一极，b3:第三晶体管的第二极，C3:第三晶体管的第三极，a4:第四晶体管的第一极，b4:第四晶体管的第二极，C4:第四晶体管的第三极，a5:第五晶体管的第一极，b5:第五晶体管的第二极，C5:第五晶体管的第三极，a6:第六晶体管的第一极，b6:第六晶体管的第二极，C6:第六晶体管的第三极，a7:第七晶体管的第一极，b7:第七晶体管的第二极，c7:第七晶体管的第三极，as:第八晶体管的第一极，bs:第八晶体管的第二极，cs:第八晶体管的第三极，a9:第九晶体管的第一极，b9:第九晶体管的第二极，C9:第九晶体管的第三极，a1Q:第十晶体管的第一极，b1:第十晶体管的第二极，ciq:第十晶体管的第三极，an:第^^一晶体管的第一极，bn:第十一晶体管的第二极，C11:第十一晶体管的第三极；
[0049]C1:第一电容，C2:第二电容。【具体实施方式】
[0050]为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
[0051]图1是本实用新型提供的一种移位寄存器的结构示意图，参见图1，该移位寄存器包括:复位模块1、输入模块2、驱动控制模块3、下拉驱动模块4、下拉模块5和输出控制模块 6；[0〇52]复位模块1的第一输入端11与下一级移位寄存器的驱动信号输出端N+1，输入模块 1的第二输入端12与第一信号端CNB连接，输入模块2的第一输入端21与上一级移位寄存器的驱动信号输出端N-1连接，输入模块2的第二输入端22与第二信号端CN连接;复位模块1的输出端13、输入模块2的输出端23、驱动控制模块3的第一输入端31及下拉模块5的第一输入端51分别与第一节点PU连接，驱动控制模块3的第二输入端32、该下拉驱动模块4的输出端 41和该下拉模块5的第二输入端52分别与第二节点连接，该下拉驱动模块4的输入端42与第一时钟信号端CKB连接，驱动控制模块3的第三输入端33与第二时钟信号端CK连接，驱动控制模块3的第四输入端34与下拉模块5的第三输入端53分别与第三信号端VGL连接；下拉模块5的输出端54、输出控制模块6的输出端61及驱动控制模块3的输出端35分别与当前移位寄存器的驱动信号输出端Gate out连接;输出控制模块6的输入端62与第一控制信号端A 连接，输出控制模块6的控制端63与第二控制信号端B连接，用于在触控阶段，通过来自该第一控制信号端A的第一控制信号和来自第二控制信号端B的第二控制信号的控制下，拉低当前移位寄存器的驱动信号输出端Gate out的电位。[〇〇53]参见图2,当当前移位寄存器从显示阶段到触控阶段时，由于在触控阶段，第一信号CNB、第二信号CN、第一时钟信号CKB和第二时钟信号CK都是低电平信号，因此，下一级移位寄存器的驱动信号输出端输出的信号无法拉高，同样是低电平信号，因此，第一节点PU将无法拉低，第二节点ro无法拉高，当前移位寄存器的驱动信号输出端Gate out的电位也将无法进行拉低处理，从而使该电位处于悬浮状态。当该电位处于悬浮状态时，触控信号可能会进入到当前移位寄存器对应的一行像素单元中，从而在显示画面中出现一条横纹，因此， 需要在移位寄存器中增加输出控制模块6。其中，由于输出控制模块6的输入端62具有高电平导通，低电平截止的特性，且在触控阶段，第一控制信号为高电平信号，第二控制信号为低电平信号，因此，输出控制模块6可以通过来自第一控制信号端A的第一控制信号导通，当该输出控制模块6导通时，可以通过来自第二控制信号端B的第二控制信号的控制，拉低当前移位寄存器的驱动信号输出端Gate out的电位，使当前移位寄存器对应的像素电压保持正常工作，从而消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的品质。 [〇〇54]其中，当当前移位寄存器进入触控阶段时，为了保证能够拉低当前移位寄存器的驱动信号输出端Gate out的电位，输出控制模块6的输入端62接收第一控制信号端A输出的第一控制信号，且该第一控制信号为高电平信号，因此，可以将该输出控制模块6导通，又由于该输出控制模块6的控制端63接收第二控制信号，且第二控制信号为低电平信号，该输出控制模块6的输出端61与当前移位寄存器的驱动信号输出端Gate out连接，因此，当该输出控制模块6导通时，该输出控制模块6可以通过该第二控制信号拉低当前移位寄存器的驱动信号输出端Gate out的电位，从而保证当前移位寄存器对应的像素电压保持正常工作，从而消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的品质。
[0055]需要说明的是，复位模块1可以用于对当前移位寄存器进行复位处理，输入模块2 可以用于接收使当前移位寄存器进行工作的信号，驱动控制模块3可以用于保证当前移位寄存器可以进行工作，下拉驱动模块4可以用于驱动下拉模块5进行工作，下拉模块5可以用于拉低当前移位寄存器的驱动信号输出端的电位。当然，复位模块1、输入模块2、驱动控制模块3、下拉驱动模块4和下拉模块5还可以在当前移位寄存器中起到其他作用，本实用新型实施例对此不再进行一一赘述。
[0056]另外，该输出控制模块6还用于在过渡阶段，通过该第一控制信号和该第二控制信号的控制，拉高该下一级移位寄存器的驱动信号输出端Gate out的电位，该过渡阶段为从该触控阶段到显示阶段之间的过度时间段。
[0057]由于当当前移位寄存器处于过渡阶段时，该输出控制模块6通过第一控制信号导通，且此时第二控制信号B为如图2所示的高电平信号，因此，该输出控制模块6可以通过第二控制信号拉高下一级移位寄存器的驱动信号输出端的电位，从而使该当前移位寄存器正常工作。
[0058]需要说明的是，在本实用新型实施例中，当当前移位寄存器的过渡阶段结束并进入到显示阶段时，可以使当前移位寄存器接收一个如图2所示的显示信号STV(Scan Driver Start Pulse，扫描驱动输出控制信号)信号，从而使当前移位寄存器可以正常工作。
[0059]还需要说明的是，该显示信号可以是STV信号，也可以是其他信号，本实用新型实施例对此不做具体限定。
[0060]其中，由于移位寄存器电路包括多个级联的移位寄存器，因此，上一级移位寄存器是指与当前移位寄存器的输入模块2的第一输入端21连接的移位寄存器，下一级移位寄存器是指与当前移位寄存器的复位模块1的第一输入端11连接的移位寄存器，比如，当前移位寄存器为第N级移位寄存器，那么，上一级移位寄存器为第N-1级移位寄存器，下一级移位寄存器为第N+1级移位寄存器。
[0061]需要说明的是，当当前移位寄存器从触控阶段向显示阶段过渡时，该输出控制模块6通过拉高下一级移位寄存器的驱动信号输出端的电位，从而保证了画面的正常显示。 [〇〇62]还需要说明的是，在过渡阶段，第一控制信号可以为高电平信号，第二控制信号也可以为高电平信号，本实用新型实施例对此不做具体限定。[〇〇63]参见图3,该输出控制模块6包括:第一控制子模块64和第二控制子模块65。[〇〇64]第一控制子模块64的输入端641与第一控制端EN1连接，该第二控制子模块65的输入端651与第二控制端EN2连接，该第一控制信号端A包括第一控制端EN1和第二控制端EN2; 第一控制子模块64的输出端642与当前移位寄存器的驱动信号输出端Gate out连接，第一控制子模块64的控制端643与第二控制子模块65的输出端652连接，第二控制子模块65的控制端653与第二控制信号端B连接。
[0065]其中，由于在触控阶段第一控制信号端A输出的第一控制信号为高电平信号，且第一控制信号端A包括第一控制端EN1和第二控制端EN2，因此，在触控阶段，第一控制端EN1和第二控制端EN2输出的信号同样为高电平信号，当输出控制模块6包括第一控制子模块64和第二控制子模块65时，该第一控制端EN1输出的高电平信号可以导通该第一控制子模块64， 第二控制端EN2输出的高电平信号可以导通第二控制子模块65。当第一控制子模块64和第二控制子模块65均导通时，由于第一控制子模块64的输出端642与当前移位寄存器的驱动信号输出端Gate out连接，第一控制子模块64的控制端643与第二控制子模块65的输出端 652连接，第二控制子模块65的控制端653与第二控制信号端B连接，且第二控制信号端B在触控阶段为低电平信号，因此，该第二控制信号端B输出的第二控制信号可以依次通过第二控制子模块和第一控制子模块，从而拉低当前移位寄存器的驱动信号输出端Gate out的电位。[〇〇66]需要说明的是，在本实用新型实施例中，当输出控制模块6为包括第一控制子模块 64和第二控制子模块65的模块时，通过第一控制子模块64和第二控制子模块65共同作用来消除显示画面中出现的横纹，可以提高显示面板的显示效果。[〇〇67]可选地，该输出控制模块6不仅可以是包括如图3所示的第一控制子模块64和第二控制子模块65的模块，当然，该输出控制模块6也可以是包括如图3所示的第一晶体管Q1的模块。
[0068]需要说明的是，在本实用新型实施例中晶体管可以是TFT(Thin Film Transistor，薄膜晶体管)管，也可以是其他晶体管，本实用新型实施例对此不做具体限定，在本实用新型实施例中以TFT管为例进行说明。[〇〇69]另外，当第一晶体管Q1为TFT管时，第一晶体管Q1的第一极为TFT管的栅极，第一晶体管Q1的第二极为TFT管的漏极，第一晶体管Q1的第三极为TFT管的源极，当然，实际应用中，第一晶体管Q1的第一极还可以为栅极、漏极和源极中的任一个，第一晶体管Q1的第二极也可以为栅极、漏极和源极中的任一个，第一晶体管Q1的第三极同样也可以为栅极、漏极和源极中的任一个，本实用新型实施例对此不做具体限定。
[0070]参见图4,当输出控制模块6包括第一晶体管Q1时，第一晶体管Q1的第一极&1与第一控制信号端A连接，第一晶体管Q1的第二极匕与当前移位寄存器的驱动信号输出端Gate out连接，第一晶体管Q1的第三极(^与第二控制信号端B连接。
[0071]另外，由于第一晶体管Q1的第一极&1与第一控制信号端A连接，因此，该第一晶体管Q1可以通过第一极&1接收第一控制信号，从而导通该第一晶体管Q1，又由于第一晶体管 Q1的第二极匕与当前移位寄存器的驱动信号输出端Gate out连接，第一晶体管Q1的第三极 C1与第二控制信号端B连接，因此，当该第一晶体管Q1导通时，该第一晶体管Q1的第三极(^可以将接收到的第二控制信号输入到第二极bi，从而拉低当前移位寄存器的驱动信号输出端 Gate out的电位。[〇〇72]还需要说明的是，当该输出控制模块6中包括第一晶体管Q1时，通过导通该第一晶体管Q1，从而拉低当前移位寄存器的驱动信号输出端Gate out的电位，使当前移位寄存器对应的像素电压保持正常工作，消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的效果。[〇〇73]另外，当输出控制模块6包括第一控制子模块64和第二控制子模块65时，参见图5， 第一控制子模块64可以包括第二晶体管Q2。[〇〇74]该第二晶体管Q2的第一极&2与第一控制端EN1连接，第二晶体管Q2的第二极匕与当前移位寄存器的驱动信号输出端Gate out连接，第二晶体管Q2的第三极〇2与第二控制子模块65的输出端652连接。[〇〇75]需要说明的是，当第二晶体管Q2为TFT管时，第二晶体管Q2的第一极为TFT管的栅极，第二晶体管Q2的第二极为TFT管的漏极，第二晶体管Q2的第三极为TFT管的源极，当然， 实际应用中，第二晶体管Q2的第一极还可以为栅极、漏极和源极中的任一个，第二晶体管 Q2的第二极也可以为栅极、漏极和源极中的任一个，第二晶体管Q2的第三极同样也可以为栅极、漏极和源极中的任一个，本实用新型实施例对此不做具体限定。[〇〇76]参见图5，第二控制子模块65可以包括第三晶体管Q3。[〇〇77]当第二控制子模块65包括第三晶体管Q3时，第三晶体管Q3的第一极a3与第二控制端EN2连接，第三晶体管Q3的第二极b3与第一控制子模块64的第二输入端643连接，第三晶体管Q3的第三极C3与第二控制信号端B连接。[〇〇78]其中，由于第一控制子模块64中包括第二晶体管Q2,因此，参见图5,第三晶体管Q3 的第一极a3与第二控制端EN2连接，第三晶体管Q3的第二极b3与第二晶体管Q2的第三极C2连接，第三晶体管Q3的第三极c3与第二控制信号端B连接。[〇〇79]需要说明的是，当第三晶体管Q3为TFT管时，第三晶体管Q3的第一极为TFT管的栅极，第三晶体管Q3的第二极为TFT管的漏极，第三晶体管Q3的第三极为TFT管的源极，当然， 实际应用中，第三晶体管Q3的第一极还可以为栅极、漏极和源极中的任一个，第三晶体管Q3 的第二极也可以为栅极、漏极和源极中的任一个，第三晶体管Q3的第三极同样也可以为栅极、漏极和源极中的任一个，本实用新型实施例对此不做具体限定。
[0080]由于该第二晶体管Q2的第一极&2与第一控制端EN1连接，第三晶体管Q3的第一极a3 与第二控制端EN2连接，且当当前移位寄存器处于触控阶段时，参见图2,该第一控制子信号和第二控制子信号为高电平信号，第二控制信号为低电平信号，因此，第二晶体管Q2可以通过第一控制端EN1输出的第一控制子信号导通，同时第三晶体管Q3可以通过第二控制端EN2 输出的第二控制子信号导通。又由于第二晶体管Q2的第二极b2与当前移位寄存器的驱动信号输出端Gate out连接，第三晶体管Q3的第二极b3与第二晶体管Q2的第三极〇2连接，第三晶体管Q3的第三极C3与第二控制信号端B连接，因此，当第二晶体管Q2和第三晶体管Q3导通时，该第三晶体管Q3的第三极C3可以将接收第二控制信号，并将该第二控制信号通过第三晶体管Q3的第二极b3和第二晶体管Q2的第三极C2输入到第二晶体管Q2中，第二晶体管Q2可以将该第二控制信号输入到该第二晶体管Q2的第二极132中，从而拉低当前移位寄存器的驱动信号输出端Gate out的电位。[〇〇811需要说明的是，由于第一控制信号端A包括第一控制端EN1和第二控制端EN2，因此，第一控制信号包括第一控制子信号和第二控制子信号。[〇〇82]还需要说明的是，在本实用新型实施例中，Q1管，Q2管和Q3管可以为N型晶体管。当然，在实际应用中，Q1管、Q2管或Q3管还可以是其他类型的晶体管，本使用新型实施例对此不做具体限定。[〇〇83]另外，当Q1管、Q2管或Q3管是其他类型的晶体管时，使Q1管、Q2管或Q3管导通的第一控制信号可能会发生改变，比如，当Q1管、Q2管或Q3管为P型晶体管时，使Q1管、Q2管或Q3 管导通的第一控制信号为低电平信号。[〇〇84]还需要说明的是，在本实用新型实施例中，第一控制子模块64和第二控制子模块 65可以包括晶体管，复位模块1、输入模块2、驱动控制模块3、下拉驱动模块4和下拉模块5同样可以包括晶体管。
[0085]参见图6,复位模块1包括第四晶体管Q4,输入模块2包括第五晶体管Q5,驱动控制模块3包括第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第一电容C1和第二电容C2,下拉驱动模块4包括第九晶体管Q9，下拉模块5包括第十晶体管Q10和第十一晶体管Ql 1。[〇〇86]其中，第四晶体管Q4的第一极a4与下一级移位寄存器的驱动信号输出端N-1连接， 第四晶体管Q4的第二极b4与第一信号端CN连接，第四晶体管Q4的第三极C4与第一节点连接;第五晶体管Q5的第一极&5与上一级移位寄存器的驱动信号输出端N+1连接，第五晶体管 Q5的第二极^与第一节点PU连接，第五晶体管Q5的第三极〇5与第二信号端CNB连接;第六晶体管Q6的第一极a6与第一节点和第一电容C1的一端分别连接，第六晶体管Q6的第二极b6 与第三信号端VGL和第一电容Cl的另一端分别连接，第六晶体管Q6的第三极C6与第二节点 PD连接;第七晶体管Q7的第一极a7与当前移位寄存器的驱动信号的输出端Gate out连接， 第七晶体管Q7的第二极b7与第二节点PD连接，第七晶体Q7的第三极C7与第三信号端VGL连接;第八晶体管Q8的第一极a8与第一节点PU和第二电容C2的一端分别连接，第八晶体管Q8的第二极b8与第二时钟信号端CK连接，第八晶体管Q8的第三极C8与当前移位寄存器的驱动信号输出端Gate out和第二电容C2的另一端分别连接;第九晶体管Q9的第一极a9和第二极b9 分别与第一时钟信号端CKB连接，第九晶体管Q9的第三极C9与第一节点PU连接;第十晶体管 Q10的第一极a1Q与第二节点PD连接，第十晶体管Q10的第二极b1Q与第一节点PU连接，第十晶体管Q10的第三极C1Q与第三信号端B连接;第^^一晶体管Q11的第一极an与第二节点连接，第i^一晶体管Q11的第二极bn与当前移位寄存器的驱动信号输出端Gate out连接，第十一晶体管Ql 1的第三极cn与第三信号端VGL连接。
[0087]在本实用新型实施例中，由于在移位寄存器中增加了输出控制模块，且该输出控制模块具有在高电平时导通，低电平时截止的特性，同时在触控阶段，第一控制信号为高电平信号，第二控制信号为低电平信号，因此，在触控阶段，当当前移位寄存器的驱动信号输出端的电位无法进行拉低处理，从而使该电位处于悬浮状态时，该输出控制模块可以通过第一控制信号和第二控制信号的控制，拉低当前移位寄存器的驱动信号输出端的电位，使当前移位寄存器对应的像素电压保持正常工作，从而消除了因浮动的电位而在显示画面上产生的横纹，提高了画面显示的品质。
[0088]本实用新型提供一种移位寄存器电路，移位寄存器电路包括级联的至少两个上述移位寄存器。
[0089]在本实用新型实施例中，由于该移位器存器中包括上述实施例中的移位寄存器， 从而避免了在触控阶段，显示画面上出现横纹，提高了显示装置的显示品质。
[0090]本实用新型提供一种显示装置，显示装置包括上述实施例中的移位寄存器电路。
[0091]需要说明的是，该显示装置不仅可以包括上述实施例中的移位寄存器电路，还可以包括其他元件，比如，显示面板、处理器等，本实用新型实施例对此不做具体限定。[〇〇92] 在本实用新型实施例中，由于显示装置中包括上述可以消除显示画面中横纹的移位寄存器电路，因此，该显示装置在进行画面的显示时，可以避免在显示画面上出现横纹， 提高了显示装置的显示品质。
[0093]以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种移位寄存器，其特征在于，所述移位寄存器包括:复位模块、输入模块、驱动控制 模块、下拉驱动模块、下拉模块和输出控制模块；所述复位模块的第一输入端与下一级移位寄存器的驱动信号输出端连接，所述复位模 块的第二输入端与第一信号端连接，所述输入模块的第一输入端与上一级移位寄存器的驱 动信号输出端连接，所述输入模块的第二输入端与第二信号端连接；所述复位模块的输出端、所述输入模块的输出端、所述驱动控制模块的第一输入端及 所述下拉模块的第一输入端分别与第一节点连接，所述驱动控制模块的第二输入端、所述 下拉驱动模块的输出端和所述下拉模块的第二输入端分别与第二节点连接，所述下拉驱动 模块的输入端与第一时钟信号端连接，所述驱动控制模块的第三输入端与第二时钟信号端 连接，所述驱动控制模块的第四输入端和所述下拉模块的第三输入端分别与第三信号端连 接；所述下拉模块的输出端、所述输出控制模块的输出端及所述驱动控制模块的输出端分 别与当前移位寄存器的驱动信号输出端连接；所述输出控制模块的输入端与第一控制信号端连接，所述输出控制模块的控制端与第 二控制信号端连接，用于在触控阶段，通过来自所述第一控制信号端的第一控制信号和来 自所述第二控制信号端的第二控制信号的控制下，拉低所述当前移位寄存器的驱动信号输 出端的电位。2.如权利要求1所述的移位寄存器，其特征在于，所述输出控制模块还用于在过渡阶 段，通过所述第一控制信号和所述第二控制信号的控制下，拉高所述下一级移位寄存器的 驱动信号输出端的电位，所述过渡阶段为从所述触控阶段到显示阶段之间的过渡时间段。3.如权利要求1或2所述的移位寄存器，其特征在于，所述输出控制模块包括:第一控制 子模块和第二控制子模块；所述第一控制子模块的输入端与第一控制端连接，所述第二控制子模块的输入端与第 二控制端连接，所述第一控制信号端包括所述第一控制端和所述第二控制端；所述第一控制子模块的输出端与所述当前移位寄存器的驱动信号输出端连接，所述第 一控制子模块的控制端与所述第二控制子模块的输出端连接，所述第二控制子模块的控制 端与所述第二控制信号端连接。4.如权利要求1所述的移位寄存器，其特征在于，所述输出控制模块包括:第一晶体管；所述第一晶体管的第一极与所述第一控制信号端连接，所述第一晶体管的第二极与所述当前移位寄存器的驱动信号输出端连接，所述第一晶体管的第三极与所述第二控制信号 端连接。5.如权利要求3所述的移位寄存器，其特征在于，所述第一控制子模块包括:第二晶体 管；所述第二晶体管的第一极与所述第一控制端连接，所述第二晶体管的第二极与所述当 前移位寄存器的驱动信号输出端连接，所述第二晶体管的第三极与所述第二控制子模块的 输出端连接。6.如权利要求3所述的移位寄存器，其特征在于，所述第二控制子模块包括:第三晶体 管；所述第三晶体管的第一极与所述第二控制端连接，所述第三晶体管的第二极与所述第一控制子模块的第二输入端连接，所述第三晶体管的第三极与所述第二控制信号端连接。7.如权利要求4-6任一权利要求所述的移位寄存器，其特征在于，所述晶体管为N型晶体管。8.—种移位寄存器电路，其特征在于，所述移位寄存器电路包括级联的至少两个如权 利要求1-7任一权利要求所述的移位寄存器。9.一种显示装置，其特征在于，所述显示装置包括如权利要求8所述的移位寄存器电路。
【文档编号】G09G3/00GK205609225SQ201620317482
【公开日】2016年9月28日
【申请日】2016年4月15日
【发明人】李艳, 孙建, 安星俊, 谢建云, 李成, 柳奉烈
【申请人】鄂尔多斯市源盛光电有限责任公司, 京东方科技集团股份有限公司