专利名称：具有多个整合绘图处理单元的主机板与计算机系统及方法
技术领域：
本发明涉及计算机系统，特别是涉及具有多个用来进行绘图运算的整合型绘图处理单元(integrated graphics processor，IGP)的主机板与计算机系统及其相关方法。
背景技术：
在现今的计算机系统当中，用来进行高阶绘图运算的图形处理系统所扮演的角色愈来愈形重要。已知的图形处理系统通常是以扩充卡的形式来实现。这些扩充卡一般又称为显示卡(graphics card)，是插设于一计算机系统的主机板上的扩充槽。一般而言，显示卡上会设置有一个或多个专属的图形处理单元(GPU)，以及专属的绘图存储器。
为了能提升绘图运算的品质与速度，有部分硬件制造商推出具有更强运算能力及更复杂图形处理单元的显示卡。除此之外，硬件制造商还扩增绘图存储器的容量，以期藉由降低系统总线数据流量的方式来改善绘图运算的效能。
硬件厂商用来提升图形处理系统效能的另一种方式，是采用多显示卡的结构，亦即，在一计算机系统当中装设两张或两张以上的显示卡，用以平行进行图形处理运算。采用平行处理的方式能将每张显示卡每秒所能进行的绘图运算量加总，故能提升图形处理系统的效能。然而，多显示卡的结构需要使用额外的高速桥接卡，例如PCI-E桥接卡，以进行不同显示卡间的数据联系。由于需要前述额外的高速桥接卡，故会造成整体成本的增加。除此之外，多显示卡的结构还需要有足够的空间来装设这些显示卡。对于某些系统整体体积相当有限的应用(例如笔记本计算机)而言，可能无法提供装设多张显示卡所需的空间。换言之，多显示卡的结构有其实际应用上的限制。
发明内容
本发明的目的之一是提供具有多个整合型绘图处理单元(integratedgraphics processor，IGP)的主机板与计算机系统，及其相关的方法，以解决上述问题。
在本发明的实施例中，披露了一种主机板，其包含有一第一整合型绘图处理单元，设置于该主机板，该第一整合型绘图处理单元具有一第一北桥电路与一第一图形处理电路；一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路；以及一南桥电路，耦合于该第一北桥电路。
本发明的实施例中还披露了一种计算机系统，其包含有一主存储器模块；一中央处理单元(CPU)，具有耦合于该主存储器模块的一存储器控制器；一南桥电路；一第一整合型绘图处理单元，具有一第一图形处理电路及一第一北桥电路，其中该第一北桥电路桥接该中央处理单元与该南桥电路；以及一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路。
本发明的实施例中还披露了另一种计算机系统，其包含有一主存储器模块；至少一中央处理单元；一南桥电路；一第一整合型绘图处理单元，具有一第一图形处理电路及一第一北桥电路，其中该第一北桥电路桥接该主存储器模块、该中央处理单元与该南桥电路；以及一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路。
依据本发明的实施例，还披露了一种单整合型绘图处理单元，其包含有一第一北桥电路，用来于该整合型绘图处理单元耦合于一中央处理单元及一南桥电路时，桥接该中央处理单元与该南桥电路；一总线接口；以及一第一图形处理电路，耦合于该第一北桥电路与该总线接口，用来通过该总线接口与包含一第二图形处理电路及一第二北桥电路的另一整合型绘图处理单元中的该第二图形处理电路搭配操作，以进行图形处理运算。
另外，本发明还披露了一种图形处理方法，其包含有提供包含有一第一北桥电路、一总线接口及一第一图形处理单元的一整合型绘图处理单元；以及利用该第一图形处理电路通过该总线接口，与包含一第二图形处理电路及一第二北桥电路的另一整合型绘图处理单元中的该第二图形处理电路搭配操作，以进行图形处理运算。
图1为本发明的计算机系统的一第一实施例简化后的方块图。
图2为图1的计算机系统中的主机板的一实施例简化后的方块3为本发明的计算机系统的一第二实施例简化后的方块图。
图4为图3的计算机系统中的主机板的一实施例简化后的方块图。
附图符号说明12、32 总线100、300计算机系统102、302主机板110、310主存储器模块120、320中央处理单元130、330南桥电路140、150、340、350 整合型绘图处理单元160、360显示装置242、252、442、452 北桥电路244、254、444、454 图形处理电路246、256、446、456 总线接口具体实施方式
请参考图1，其示出了本发明一第一实施例的一计算机系统100简化后的方块图。计算机系统100包含有一主存储器模块(main memory module)110、一中央处理单元(CPU)120、一南桥电路130、一主要整合型绘图处理单元(master integrated graphics processor，IGP，以下简称为主要IGP)140、一辅助整合型绘图处理单元(以下简称为辅助IGP)150、以及一显示装置160。请注意，本说明书中所指称的「整合型绘图处理单元」包含任何至少整合北桥与图形处理两种功能在内的单芯片或处理器。主存储器模块110设置于计算机系统100的一主机板102上的至少一存储器插槽(memoryslot)中。中央处理单元120则通常设置于主机板102的一中央处理单元插座(CPU socket)上。在本实施例中，南桥电路130、主要IGP 140、以及辅助IGP 150均设置于主机板102上。如图1所示，辅助IGP 150通过直接设置在主机板102上的一总线12耦合于主要IGP 140。
在计算机系统100中，主要IGP 140会控制显示装置160来进行影像显示操作。实际操作中，显示装置160可以是一CRT屏幕、一LCD屏幕，或其它任何类型的影像输出装置。
图2示出了计算机系统100的主机板102的一实施例简化后的方块图。如图所示，主要IGP 140包含有一北桥电路(north bridge circuit)242，用来桥接中央处理单元120与南桥电路130；一图形处理电路(graphicsprocessing circuit)244，耦合于北桥电路242，用来进行图形处理运算；以及一总线接口(bus interface)246，耦合于北桥电路242与图形处理电路244。与主要IGP 140类似，辅助IGP 150包含有一北桥电路252、一图形处理电路254、以及一总线接口256。
图形处理电路254用来辅助主要IGP 140中的图形处理电路244的图形处理运算。例如，图形处理电路254可用来辅助图形处理电路244的三维绘图(3D rendering)运算。实际操作中，图形处理电路244及254可同时平行处理同一帧的不同部分，亦可分别处理不同的帧数据。另外，图形处理电路244还可利用任何已知或后续开发完成的负载平衡算法(load balancingalgorithm)来平衡其本身与图形处理电路254两者间的绘图运算负荷量。换言之，主要IGP 140与辅助IGP 150两者的搭配操作，可作为计算机系统100的一图形处理系统。就一角度而言，图形处理电路254(或辅助IGP 150)可视为是用来加速主要IGP 140的图形处理电路244的三维绘图运算的额外3D引擎。
为了能顺利地结合图形处理电路244及254两者的绘图处理能力，主要IGP 140中的图形处理电路244设计成具有能与图形处理电路254兼容的指令集。在一较佳实施例中，可将图形处理电路244设计成与图形处理电路254实质上相同。此外，总线12为能沟通图形处理电路244与254的高速总线。例如，总线12可以是一PCI-E总线，而总线接口246与256可以是PCI-E总线接口。或者，总线12可以是一AGP总线，而总线接口246与256可用AGP总线接口来实现。实际操作中，亦可利用其它适当的高速总线与总线接口来进行图形处理电路244及254之间的数据联系。
在本实施例中，中央处理单元120包含有一存储器控制器(未显示)，用来控制主存储器模块110的数据存取，而主要IGP 140与辅助IGP 150则通过一共享存储器结构(unified memory architecture，UMA)来存取主存储器模块110。
依据前述的说明，本领域的技术人员应可理解，计算机系统100有可能不会使用到辅助IGP 150中的北桥电路252，故当北桥电路252不需使用时，则可停止(disable)北桥电路252的操作或将其关闭(turn off)。举例而言，可利用图形处理电路244或主机板102上的其它控制单元，例如基本输入/输出系统(BIOS，未显示)所产生的一控制讯号，来控制北桥电路252停止操作。在一实施例中，当一个IGP不是设置在主要IGP所应安装的位置时，主机板102便会产生并传送一控制讯号至该IGP，以停止该IGP中的北桥电路的操作。
在实际应用上，可将辅助IGP 150与主要IGP 140设计成完全相同的规格，以通过大量生产而进一步降低每一个IGP的制造成本。另外，亦可将辅助IGP 150设置于一扩充卡上，并将该扩充卡插设在主机板102的一适当插槽中，例如一PCI-E插槽或是一AGP插槽。
图3示出了本发明一第二实施例的一计算机系统300简化后的方块图。与前述的计算机系统100类似，计算机系统300包含有一主存储器模块310、一中央处理单元320、一南桥电路330、一主要IGP 340、一辅助IGP 350、以及一显示装置360。辅助IGP 350通过直接设置在计算机系统300的一主机板302上的一总线32(例如一PCI-E总线或一AGP总线)来耦合至主要IGP 340。本例的计算机系统300与前述的计算机系统100的不同点之一，在于计算机系统300的主要IGP 340具有一用来控制主存储器模块310的数据存取的存储器控制器(未显示)。在这样的设计下，计算机系统300的主要IGP 340不仅桥接中央处理单元320与南桥电路330，还会桥接主存储器模块310。以下将进一步说明计算机系统300。
请参考图4，其示出了计算机系统300的主机板302的一实施例简化后的方块图。主要IGP 340包含有一北桥电路442，用来桥接主存储器模块310、中央处理单元320与南桥电路330；一图形处理电路444，耦合于北桥电路442，用来进行图形处理运算；以及一总线接口446，耦合于北桥电路442与图形处理电路444。如前所述，主要IGP 340包含有一存储器控制器，该存储器控制器通常设置于北桥电路442之内。辅助IGP 350包含有一北桥电路452、一图形处理电路454、以及一总线接口456。图形处理电路454用来辅助图形处理电路444的图形处理运算，例如，辅助其三维绘图运算。与前面的实施例类似，辅助IGP 350中的图形处理电路454设计成具有能与主要IGP 340的图形处理电路444兼容的指令集，以利与图形处理电路444进行数据或指令的沟通。图形处理电路444及454的搭配操作方式系实质上与前述图形处理电路244及254相同，为简洁起见，在此不再赘述。最好是，图形处理电路444与图形处理电路454两者实质上相同。
用来联系总线接口446与456的总线32，是一具有可沟通图形处理电路444及454的足够频宽的高速总线，实际操作中，其可用一PCI-E总线或一AGP总线来实现。在计算机系统300中，主要IGP 340与辅助IGP 350两者均是利用共享存储器结构(UMA)，通过北桥电路442来存取主存储器模块310。操作中，主要IGP 340与辅助IGP 350可通过主存储器模块310来分享图形处理运算的参数，例如图形材质(texture)与顶点(vertex)数据等等。
在实际应用上，可将辅助IGP 350与主要IGP 340设计成完全相同的规格，以进一步降低每一个IGP的制造成本。
由前述说明可知，本发明所提出具有多个整合型绘图处理单元(IGP)的主机板，适用于英特尔(Intel)的P4平台、超微(AMD)的K8平台、以及各种多CPU计算机系统。另请注意，设置于一单一主机板上的辅助IGP的数目不并局限于一个。前述的多IGP结构可拓展成包含两个或两个以上的辅助IGP。主机板上所能安装的辅助IGP的最大个数，取决于主要IGP的总线接口所能支持的最大频宽。实际操作中，不同的辅助IGP可通过同一总线接口电连接于主要IGP，亦可分别通过不同的总线接口来电连接于该主要IGP。例如，假设主要IGP包含有一PCI-E总线接口与一AGP总线接口，则该主要IGP可通过该PCI-E总线接口来沟通部分的辅助IGP，并通过该AGP接口来与其它的辅助IGP进行沟通。
相较于已知技术，本发明所提出的计算机系统不需使用额外的高速桥接卡，故可降低硬件的成本。此外，可将所有的主要IGP与辅助IGP皆直接设置于主机板上，以使所需的装设空间降至最低，进而缩小系统的体积。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种主机板，其包含有一第一整合型绘图处理单元，设置于该主机板，该第一整合型绘图处理单元具有一第一北桥电路与一第一图形处理电路；一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路；以及一南桥电路，耦合于该第一北桥电路。
2.如权利要求1所述的主机板，其中该第一图形处理电路与该第二图形处理电路具有兼容的指令集。
3.如权利要求1所述的主机板，其中该第二图形处理电路用来辅助该第一图形处理电路的三维(3D)绘图运算。
4.如权利要求1所述的主机板，其中该第二整合型绘图处理单元通过设置于该主机板上的一总线耦合至该第一整合型绘图处理单元。
5.如权利要求4所述的主机板，其中该总线为一PCI-Express总线或一AGP总线。
6.如权利要求1所述的主机板，其还包含有至少一存储器插槽，用来设置一主存储器模块；以及一中央处理单元插座，用来安装具有一存储器控制器的一中央处理单元，该存储器控制器用来控制该主存储器模块的数据存取；其中该第一北桥电路桥接该中央处理单元插座及该南桥电路。
7.如权利要求1所述的主机板，其还包含有至少一存储器插槽，用来设置一主存储器模块；以及至少一中央处理单元插座，每一中央处理单元插座系用来安装一中央处理单元；其中该第一北桥电路桥接该中央处理单元插座、该存储器插槽及该南桥电路。
8.如权利要求1所述的主机板，其中该第二北桥电路是停止操作。
9.如权利要求1所述的主机板，其中该第一整合型绘图处理单元为一主要整合型绘图处理单元，而该第二整合型绘图处理单元为一辅助整合型绘图处理单元。
10.如权利要求9所述的主机板，其中该第一图形处理电路用来进行图形处理运算，而该第二图形处理电路系用来辅助该第一图形处理电路的图形处理运算。
11.一种计算机系统，其包含有一主存储器模块；一中央处理单元，具有耦合于该主存储器模块的一存储器控制器；一南桥电路；一第一整合型绘图处理单元，具有一第一图形处理电路及一第一北桥电路，其中该第一北桥电路桥接该中央处理单元与该南桥电路；以及一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路。
12.如权利要求11所述的计算机系统，其中该第一图形处理电路与该第二图形处理电路具有兼容的指令集。
13.如权利要求11所述的计算机系统，其中该第二图形处理电路用来辅助该第一图形处理电路的三维绘图运算。
14.如权利要求11所述的计算机系统，其中该第二整合型绘图处理单元通过设置于该主机板上的一总线耦合至该第一整合型绘图处理单元。
15.如权利要求14所述的计算机系统，其中该总线为一PCI-Express总线或一AGP总线。
16.如权利要求11所述的计算机系统，其中该第一整合型绘图处理单元与该第二整合型绘图处理单元系通过一共享存储器结构存取该主存储器模块。
17.如权利要求11所述的计算机系统，其中该第一整合型绘图处理单元为一主要整合型绘图处理单元，而该第二整合型绘图处理单元为一辅助整合型绘图处理单元。
18.一种计算机系统，其包含有一主存储器模块；至少一中央处理单元；一南桥电路；一第一整合型绘图处理单元，具有一第一图形处理电路及一第一北桥电路，其中该第一北桥电路桥接该主存储器模块、该中央处理单元与该南桥电路；以及一第二整合型绘图处理单元，耦合于该第一整合型绘图处理单元，该第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路。
19.如权利要求18所述的计算机系统，其中该第一图形处理电路与该第二图形处理电路具有兼容的指令集。
20.如权利要求18所述的计算机系统，其中该第二图形处理电路用来辅助该第一图形处理电路的三维绘图运算。
21.如权利要求18所述的计算机系统，其中该第二整合型绘图处理单元通过设置于该主机板上的一总线耦合至该第一整合型绘图处理单元。
22.如权利要求21所述的计算机系统，其中该总线为一PCI-Express总线或一AGP总线。
23.如权利要求18所述的计算机系统，其中该第一整合型绘图处理单元与该第二整合型绘图处理单元系通过一共享存储器结构存取该主存储器模块。
24.如权利要求18所述的计算机系统，其中该第一整合型绘图处理单元为一主要整合型绘图处理单元，而该第二整合型绘图处理单元为一辅助整合型绘图处理单元。
25.一种整合型绘图处理单元，其包含有一第一北桥电路，用来于该整合型绘图处理单元耦合于一中央处理单元及一南桥电路时，桥接该中央处理单元与该南桥电路；一总线接口；以及一第一图形处理电路，耦合于该第一北桥电路与该总线接口，用来通过该总线接口与包含一第二图形处理电路及一第二北桥电路的另一整合型绘图处理单元中的该第二图形处理电路搭配操作，以进行图形处理运算。
26.如权利要求25所述的整合型绘图处理单元，其为一单芯片。
27.如权利要求25所述的整合型绘图处理单元，其中该图形处理运算包含三维绘图运算。
28.如权利要求25所述的整合型绘图处理单元，其中该第一图形处理电路与该第二图形处理电路具有兼容的指令集。
29.如权利要求25所述的整合型绘图处理单元，其中该总线接口包含一PCI-Express总线接口、一AGP总线接口，或两者。
30.如权利要求25所述的整合型绘图处理单元，其中该第一图形处理电路于进行图形处理运算时，通过一计算机系统的中央处理单元中的一存储器控制器来存取该计算机系统的一主存储器模块。
31.如权利要求25所述的整合型绘图处理单元，其中该第一北桥电路包含一存储器控制器，而该第一图形处理电路于进行图形处理运算时，通过该存储器控制器来存取一计算机系统的一主存储器模块。
32.一种图形处理方法，其包含有提供包含有一第一北桥电路、一总线接口及一第一图形处理单元的一整合型绘图处理单元；以及利用该第一图形处理电路通过该总线接口与包含一第二图形处理电路及一第二北桥电路的另一整合型绘图处理单元中的该第二图形处理电路搭配操作，以进行图形处理运算。
全文摘要
具有用来进行图形处理运算的多个整合型绘图处理单元(integratedgraphics processor，IGP)的主机板，其包含有一第一整合型绘图处理单元，具有一第一北桥电路(north bridge circuit)与一第一图形处理电路(graphics processing circuit)；至少一第二整合型绘图处理单元，每一第二整合型绘图处理单元具有一第二北桥电路与一第二图形处理电路；以及一南桥电路，耦合于该第一北桥电路。
文档编号G06F1/16GK1924796SQ20051009802
公开日2007年3月7日 申请日期2005年9月1日 优先权日2005年9月1日
发明者郭子仁 申请人:矽统科技股份有限公司