专利名称：高速数据存储设备的制作方法
技术领域：
本实用新型涉及数据采集存储领域，尤其是高速、高分辨率信号实时数据采集存储的应用，特别涉及对采集数据的高速持续存储技术。
背景技术：
对于采集数据的持续高速存储技术是数据采集领域，尤其是高速数据采集领域研究的一个重要课题。随着数据采集在各个领域应用的不断发展，比如，软件无线电、雷达与激光雷达数据记录、声纳数据记录、遥感数据记录、地震数据记录、高能物理试验数据记录等，数据采集的采样率和采集精度都在不断提高，相应对采集数据的实时存储技术提出了更高的要求(如采样率为200MS/s，采集精度为14Bit的采集系统，将会产生400MB/s的数据)。
在目前的技术条件下，尚不能对高速数据采集产生的数据进行实时存储，一般的存储设备只支持100MB/s的持续存储速度。针对高速采集数据的保存，一般采用快入慢出的替代解决办法，即将采集的高速数据缓存在采集卡的样点缓存中，在采集完成后，再将缓存的数据低速导出进行存储以供今后分析使用。但这种解决方案存在的最大局限性是只能短时间存储几秒钟的数据，不能适应长时间实时采集数据存储的需要。在国际上，加拿大ICS公司声称能够生产支持400MB/s持续存储速度的高速数据存储设备，但经实测其速度只能达到300MB/s，而且不支持数据容错功能。显然，就目前而言，能够支持400MB/s持续存储速度的高速数据存储设备尚存在技术上的难题。
发明内容
本实用新型的目的是为了克服已有技术的不足之处，提出一种高速数据存储解决方案，设计出适应于各种高端数据采集应用的实时数据存储设备，对于要存储的数据进行分布式并行处理，支持超过400MB/s的持续数据存储和读取速率，使得高端数据采集应用的实时数据存储和回放成为可能。
为达到上述目的，本实用新型采用的技术方案是一种高速数据存储设备，其电路由数据输入/输出模块、数据分拆/合并模块、数据校验模块、硬盘接口模块四部分组成；所述数据输入/输出模块包括PCI/cPCI总线控制器及控制逻辑、大容量FIFO以及数据块缓冲区，其中，PCI/cPCI总线控制器及控制逻辑与PCI/cPCI总线实现数据交互连接，控制逻辑对PCI/cPCI总线控制器实现控制；PCI/cPCI总线控制器的FIFO、大容量FIFO及数据块缓冲区依次构成一个多级的数据缓冲，控制逻辑根据FIFO的几乎空和几乎满标志向FIFO写入或从FIFO读取数据；数据块缓冲区由大容量的DDR SDRAM及其控制电路构成；所述数据分拆/合并模块包含数据分拆逻辑、数据合并逻辑、一组N个小数据块缓冲区、数据缓冲管理及相关控制电路，上述数据块缓冲区与N个小数据块缓冲区由高速数据通路实现连接，并经数据分拆逻辑和数据合并逻辑进行沟通；所述数据校验模块包括XOR逻辑、校验块缓冲区及相关控制电路，数据校验模块通过XOR逻辑对经过N个小数据块缓冲区的分拆数据进行XOR运算，形成相应的校验数据块，存入校验块缓冲区；对从硬盘系统读取的合并数据进行XOR逻辑运算，将结果与从校验盘读取的校验数据进行比较，实现系统的数据容错功能；所述硬盘接口模块包括高速数据接口和SCSI接口控制器，高速数据接口采用多通道并行工作的高速串行总线接口，每一个SCSI接口控制器控制一路硬盘，实现磁盘阵列的并行数据访问。
本实用新型工作原理是所述数据输入/输出模块实现与外部设备进行数据交换，通过PCI/cPCI总线实现数据的高速输入和输出；所述数据分拆/合并模块实现数据的分拆与合并，数据分拆是将数据输入模块输入的数据块分拆成若干数据块，通过硬盘接口模块并行写入硬盘，数据合并模块将硬盘接口模块从硬盘读取的数据块合并成一个完整的数据块，通过数据输出模块发送出去；所述数据校验模块实现数据的校验功能，数据校验模块将数据分拆/合并模块分拆的各个数据块，通过硬件校验逻辑进行数据校验，形成校验数据块，通过硬盘接口模块写入校验盘，实现系统的数据容错功能；所述硬盘接口模块实现与SCSI硬盘的接口功能，通过SCSI接口协议实现对硬盘数据的高速访问。
本实用新型与现有技术相比具有的优点能够实时高速地对采集数据以文件方式进行存储并回放，支持各种PCI和cPCI总线的数据采集与回放卡。本实用新型可以实现如下主要技术指标
1、总线类型PCI/cPCI2、数据记录速率400MB/s3、数据回放速率400MB/s4、存储容量1.4TB～9.6TB5、RAID级别RAID 0，1，5本实用新型可用于以下领域1、雷达与激光雷达数据记录仪2、声纳数据记录仪3、遥感数据记录仪4、地震数据记录仪5、高能物理试验数据记录仪
图1为本实用新型硬件构成框图；图2为本实用新型高速数据存储设备在数据采集应用中的连接框图。
具体实施方式
以下结合附图及实施例对本实用新型作进一步描述实施例一种高速数据存储设备由数据输入/输出模块I、数据分拆/合并模块II、数据校验模块III、硬盘接口模块IV四部分组成，如图1所示。
各模块的组成及功能说明如下I、数据输入/输出模块，包括PCI总线控制器及控制逻辑、大容量FIFO及数据块缓冲区，其中1)PCI总线控制器及控制逻辑PCI总线控制器及控制逻辑实现与PCI总线的数据交互，考虑到高速数据存储的带宽要求，采用64位133M的PCI总线控制器，实现1GB/s的峰值传送速度。PCI控制逻辑实现对PCI总线控制器的控制，实现板上寄存器访问，高速数据通路及中断管理等功能。PCI总线控制器通过DMA操作与系统进行大块数据的双向访问。
2)大容量FIFO为了防止在持续的高速数据传输过程中由于系统暂时性瓶颈造成数据的溢出，设置了大容量的双向FIFO，与PCI总线控制器的FIFO及数据块缓冲构成一个多级的数据缓冲，有效避免了数据的溢出，保证数据的连续性。控制逻辑根据FIFO的几乎空和几乎满标志向FIFO写入或从FIFO读取数据。
3)数据块缓冲区数据块缓冲存储需要写入到硬盘系统的数据块，或者从各个磁盘读取的，经过合并后的数据块。数据块缓冲区由大容量的DDR SDRAM及其控制电路实现，与传统的SRAM相比，DDR SDRAM具有访问速度快，性价比高的优点，但是控制较SRAM复杂。我们采用Altera的DDR SDRMController IP核进行数据块缓冲设计，在原有的IP核基础上做了大的改动，改进了其存取速度低，控制不稳定的缺陷，提高了访问内存的性能，实现对DDR SDRAM进行高速交替读写与动态刷新。
II、数据分拆/合并模块，包含数据分拆逻辑、数据合并逻辑、一组1～N个小数据块缓冲区、数据缓冲管理及相关控制电路。其中1)数据分拆逻辑数据分拆逻辑实现大块数据的分拆，将模块I通过总线读取的大块数据，平均拆分成若干小的数据块(根据系统实际连接的硬盘数量而定)，分别存入到相应的1～N个数据块缓冲区，再通过SCSI接口模块将数据并行写入相应的磁盘块中。
2)数据合并逻辑数据合并逻辑实现若干小块数据合并成大块数据，是数据分拆逻辑的逆过程，将从硬盘并行读取的数据块，合并成一个大数据块，再通过模块I将数据经过系统总线发送出去。
3)数据缓冲管理数据缓冲管理实现大块数据缓冲与小块数据缓冲的管理，由高速数据通路实现大块数据缓冲与小块数据缓冲的连接，采用硬件控制逻辑实现DDR SDRAM之间的直接数据拷贝，减少数据落地的次数，从而提高内存访问的效率。
III、数据校验模块数据校验模块包括XOR逻辑、校验块缓冲区及相关控制电路，实现数据的校验功能，通过对各数据块进行数据校验，形成校验数据块，写入校验盘，实现数据冗余功能，在某个硬盘由于物理损坏造成数据丢失时，可通过校验数据进行数据的恢复。
数据校验模块通过硬件XOR逻辑及相关控制电路实现，硬件XOR逻辑对经过模块II分拆的数据块进行XOR运算，形成相应的校验数据块，存入校验块缓冲区，再通过SCSI接口模块写入校验盘内。
在从硬盘读取数据过程中，数据校验模块对从硬盘系统读取的各数据块进行XOR逻辑运算，将结果与从校验盘读取的校验数据进行比较，以保证数据读取的正确性与完整性。
IV、硬盘接口模块，包括高速数据接口和SCSI接口控制器，其中1)高速数据接口高速数据接口是数据缓冲与SCSI接口之间的高速数据通道，由于系统需要达到超过400MB/s的数据存储速率，同时为了减小连接规模提高可靠性，我们采用高速串行总线接口，选用TI公司的TLK4015，4通道收发器，4通道并行工作，这个接口速率达4.8Gb/s。
2)SCSI接口控制器SCSI接口控制器实现SCSI硬盘数据的访问，SCSI总线可以挂接多个硬盘设备，各个硬盘设备之间通过串行方式进行访问，如果采用一条SCSI总线挂接多个硬盘设备的连接方式，则不能真正实现磁盘阵列的并行数据访问，从而不能满足高速的数据存储要求。
因此，我们采用一个SCSI接口控制器控制一路硬盘的方式，实现多个硬盘的并行数据访问，要实现400MB/s的数据存储速率，如果采用8路硬盘同时工作，每路硬盘要实现50MB/s的数据吞吐率，在选择SCSI接口控制器时，选用Qlogic的FAS566 Ultra160 SCSI接口控制器，FAS566可以实现160MB/s的数据传输速率。
在对磁盘进行访问时，磁盘的寻道时间是影响磁盘性能的一个主要因素，因此，我们在磁盘块寻址算法上进行优化，尽量保证数据写入连续地磁盘物理块，从而更大程度地保证磁盘块地效访问效率。
上面我们描述了高速数据存储设备硬件的构成及各部分的工作原理，下面我们结合图2来说明高速数据存储设备在数据采集领域的具体应用。
如图2所示，图中虚线部分表示的是本实用新型提出的高速数据存储设备，高速数据存储设备通过PCI总线与系统连接，通过PCI总线与系统进行数据交互，并通过高速数据通路访问磁盘阵列，向磁盘并行写入数据或读取数据。
高速数据存储设备支持各种符合PCI协议规范的数据采集与回放卡，包括模拟信号采集、回放卡和数字信号采集、回放卡。
在进行数据采集时，采集卡采集数据，并通过PCI总线将数据发送给高速数据存储设备，高速数据存储设备通过PCI控制器进行DMA操作，获取采集卡采集的数据，并将数据并行写入磁盘阵列。
在进行数据回放时，高速数据存储设备从磁盘阵列并行读取数据，合并成一个大块数据后，通过PCI控制器的DMA操作，将数据通过PCI总线发送给数据回放卡，通过数据回放卡对数据进行回放。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
权利要求1.一种高速数据存储设备，其特征在于电路由数据输入/输出模块、数据分拆/合并模块、数据校验模块、硬盘接口模块四部分组成；所述数据输入/输出模块包括PCI/cPCI总线控制器及控制逻辑、大容量FIFO以及数据块缓冲区，其中，PCI/cPCI总线控制器及控制逻辑与PCI/cPCI总线实现数据交互连接，控制逻辑对PCI/cPCI总线控制器实现控制；PCI/cPCI总线控制器的FIFO、大容量FIFO及数据块缓冲区依次构成一个多级的数据缓冲，控制逻辑根据FIFO的几乎空和几乎满标志向FIFO写入或从FIFO读取数据；数据块缓冲区由大容量的DDR SDRAM及其控制电路构成；所述数据分拆/合并模块包含数据分拆逻辑、数据合并逻辑、一组N个小数据块缓冲区、数据缓冲管理及相关控制电路，上述数据块缓冲区与N个小数据块缓冲区由高速数据通路实现连接，并经数据分拆逻辑和数据合并逻辑进行沟通；所述数据校验模块包括XOR逻辑、校验块缓冲区及相关控制电路，数据校验模块通过XOR逻辑对经过N个小数据块缓冲区的分拆数据进行XOR运算，形成相应的校验数据块，存入校验块缓冲区；对从硬盘系统读取的合并数据进行XOR逻辑运算，将结果与从校验盘读取的校验数据进行比较，实现系统的数据容错功能；所述硬盘接口模块包括高速数据接口和SCSI接口控制器，高速数据接口采用多通道并行工作的高速串行总线接口，每一个SCSI接口控制器控制一路硬盘，实现磁盘阵列的并行数据访问。
专利摘要一种高速数据存储设备，其特征在于电路由数据输入/输出模块、数据分拆/合并模块、数据校验模块、硬盘接口模块四部分组成；数据输入/输出模块包括PCI/cPCI总线控制器及控制逻辑、大容量FIFO以及数据块缓冲区；数据分拆/合并模块包含数据分拆逻辑、数据合并逻辑、一组N个小数据块缓冲区、数据缓冲管理及相关控制电路；数据校验模块包括XOR逻辑、校验块缓冲区及相关控制电路；硬盘接口模块包括高速数据接口和SCSI接口控制器。本方案对于要存储的数据进行分布式并行处理，支持超过400MB/s的持续数据存储和读取速率，支持各种PCI和cPCI总线的数据采集与回放卡，使得高端数据采集应用的实时数据存储和回放成为可能。
文档编号G06F17/00GK2791752SQ200520070519
公开日2006年6月28日 申请日期2005年4月4日 优先权日2005年4月4日
发明者袁定伍 申请人:苏州鹞鹰数据技术有限公司