专利名称：处理视频数据的方法和系统的制作方法
技术领域：
本发明涉及移动多媒体通信，更具体地，本发明涉及支持多种显示格式的移动多媒体处理器中的智能直接存储器访问(DMA)。
背景技术：
移动通信改变了人们通信的方式，移动电话也从一种奢侈品转变为人们日常生活的基本组成部分。移动电话的使用取决于社会情况，而不受地点和技术的限制。当前，语音连接已经满足了日常通信的基本需要，移动语音连接正不断溶入日常生活的方方面面，而移动通信革命的下一步将是使用移动互联网得的集成移动多媒体应用。
能够提供多种高速接入技术的第三代(3G)蜂窝网络，以及特别设计来应用这些技术的移动电话，满足了人们对支持使用高级压缩标准的TV和音频应用、高分辨率游戏应用、音乐接口、外围接口支持等集成多媒体应用的需求。随着芯片设计者使用压缩技术和更高的带宽来传送更多的信息，处理要求也随之提高。3G无线应用所支持的比特率在384k/s到2M/s之间，这允许芯片设计者可以为无线系统提供多媒体性能、更高的质量、更低的干扰和更大的覆盖区域。
随着移动多媒体服务越来越普及，功耗、网络性能性价比最优化和服务质量等因素对电信运营商来说将更为重要。细致的网络规划和部署、传输方式的改进、接收器技术和芯片集成方案的提高，才能使上述目标得以实现。在这点上，运营商需要一种技术使得可以为移动多媒体应用提供更高的下行吞吐量，以此来为移动多媒体应用服务的消费者提供更为出色的QoS性能和速率。当前，移动多媒体处理器还未充分开发单片系统(SOC)集成的作用，来为今天的移动手持机提供更为出色的总体系统解决方案。例如，现有的移动处理器可使用多个硬件加速器来支持多种多媒体应用，这将明显地增加功耗、实现复杂度、移动处理器所占空间和移动终端的最终体积。
比较本发明后续将要结合附图介绍的系统，现有技术的其它局限性和弊端对于本领域的普通技术人员来说是显而易见的。
发明内容
本发明提供了一种用于支持多种显示格式的移动多媒体处理器中的智能直接存储器访问(DMA)的系统和/或方法，并结合至少一幅附图进行了介绍，并在随后的权利要求中进行了完整的说明。
根据本发明的一个方面，提供一种处理视频数据的方法，包括确定与将在第一视频显示器上显示的视频数据相关的第一视频格式，所述第一视频显示器与支持多种显示格式的一个移动多媒体处理器通信连接，所述一个移动多媒体处理器集成在移动设备中；基于与所述将要在第一视频显示器上显示的视频数据相关的所述确定的第一视频格式，限制由DMA控制器从存储器发往所述第一视频显示器的所述视频数据的流量。
优选地，所述方法还包括由所述DMA控制器，只将限定量的将要在所述第一视频显示器上显示的所述视频数据，从所述存储器传送到所述第一视频显示器。
优选地，所述方法还包括将所述视频数据格式化为第二视频格式，以在第二视频显示器上进行显示，所述第二视频显示器与集成在所述移动设备内的所述一个移动多媒体处理器连接。
优选地，所述方法还包括将具有所述第二视频格式的所述视频数据传送给所述第二视频显示器进行显示。
优选地，所述第一视频格式和所述第二视频格式为以下格式其中之一隔行扫描视频格式、非隔行扫描视频格式和可缩放视频格式。
优选地，所述方法还包括如果所述第一视频格式或所述第二视频格式为隔行扫描视频格式，将所述视频数据格式化为所述隔行扫描视频格式。
优选地，所述方法还包括如果所述第一视频格式或所述第二视频格式为非隔行扫描视频显示格式，将所述视频数据格式化为所述非隔行扫描视频格式。
优选地，所述方法还包括将所述视频数据格式化为第二视频格式，以同时在第二视频显示器上进行显示，所述第二视频显示器同时与所述第一视频显示器一起与集成在所述移动设备内的所述一个移动多媒体处理器连接。
优选地，所述方法还包括从以下至少之一中获取所述视频数据集成在所述一个移动多媒体处理器内的片载存储器和片外存储器。
优选地，所述方法还包括如果所述第一视频格式或所述第二视频格式为可缩放视频格式，对所述视频数据进行缩放以在所述第一视频显示器或所述第二视频显示器上进行显示。
根据本发明的一个方面，提供一种处理视频数据的系统，包括至少一个处理器，确定与将在第一视频显示器上显示的视频数据相关的第一视频格式，所述第一视频显示器与支持多种显示格式的一个移动多媒体处理器通信连接，所述一个移动多媒体处理器集成在移动设备中；所述至少一个处理器基于与所述将要在第一视频显示器上显示的视频数据相关的所述确定的第一视频格式，限制由DMA控制器从存储器发往所述第一视频显示器的所述视频数据的流量。
优选地，所述DMA控制器只将限定量的将要在所述第一视频显示器上显示的所述视频数据，从所述存储器传送到所述第一视频显示器。
优选地，所述系统还包括以下至少之一显示控制器和DMA控制器，将所述视频数据格式化为第二视频格式，以在第二视频显示器上进行显示，所述第二视频显示器与集成在所述移动设备内的所述一个移动多媒体处理器连接。
优选地，所述至少一个处理器将具有所述第二视频格式的所述视频数据传送给所述第二视频显示器进行显示。
优选地，所述第一视频格式和所述第二视频格式为以下格式其中之一隔行扫描视频格式、非隔行扫描视频格式和可缩放视频格式。
优选地，如果所述第一视频格式或所述第二视频格式为隔行扫描视频格式，所述至少一个处理器将所述视频数据格式化为所述隔行扫描视频格式。
优选地，如果所述第一视频格式或所述第二视频格式为非隔行扫描视频显示格式，所述至少一个处理器将所述视频数据格式化为所述非隔行扫描视频格式。
优选地，所述至少一个处理器将所述视频数据格式化为第二视频格式，以同时在第二视频显示器上进行显示，所述第二视频显示器同时与所述第一视频显示器一起与集成在所述移动设备内的所述一个移动多媒体处理器连接。
优选地，所述至少一个处理器从以下至少之一中获取所述视频数据集成在所述一个移动多媒体处理器内的片载存储器和片外存储器。
优选地，如果所述第一视频格式或所述第二视频格式为可缩放视频格式，所述至少一个处理器对所述视频数据进行缩放以在所述第一视频显示器或所述第二视频显示器上进行显示。
优选地，所述至少一个处理器包括以下至少之一中央处理单元(CPU)、直接存储器访问(DMA)控制器和显示控制器。
根据本发明的一个方面，提供一种处理视频数据以进行显示的方法，包括确定将在第一视频显示器上显示的视频数据的第一视频格式，所述第一视频显示器与集成在手持设备中的一个移动多媒体处理器通信连接；确定将在第二视频显示器上显示的视频数据的第二视频格式，所述第二视频显示器与集成在所述手持设备中的所述一个移动多媒体处理器同时通信连接；将具有所述第一显示格式的视频数据传送给与所述一个移动多媒体处理器连接的所述第一视频显示器；同时将具有所述第二显示格式的视频数据传送给与所述一个移动多媒体处理器连接的所述第二视频显示器。
优选地，所述将具有所述第一显示格式的视频数据传送给所述第一视频显示器通过DMA传输进行。
优选地，所述将具有所述第二显示格式的视频数据传送给所述第二视频显示器通过DMA传输进行。
本发明的这些和其他优点、目的和创新特征，以及所描述的实施例的细节，在结合以下说明和附图后将得到全面的理解。
下面将结合附图及实施例对本发明作进一步说明，附图中图1A是依据本发明一个实施例的移动多媒体系统的结构示意图；图1B是依据本发明一个实施例的移动多媒体处理器的结构式意图；图1C是依据本发明一个实施例的集成有外围设备的多媒体处理器的功能框图；图2是依据本发明一个实施例的使用单显示控制器支持隔行扫描和非隔行扫描视频显示的移动多媒体处理器中的智能DMA的功能框图；图3是依据本发明一个实施例的支持隔行扫描视频显示的移动多媒体处理器中的智能DMA的存储器使用情况的示意图；图4是依据本发明一个实施例的支持非隔行扫描视频显示的移动多媒体处理器中的智能DMA的存储器使用情况的示意图；图5是依据本发明一个实施例的使用两个显示控制器支持隔行扫描和非隔行扫描视频显示的移动多媒体处理器中的智能DMA的功能框图；图6是依据本发明一个实施例的处理视频数据的流程图。
具体实施例方式
本发明提供一种支持多种显示格式的移动多媒体处理器中的智能直接存储器访问(DMA)的方法和系统。在本发明的一个实施例中，在集成在移动设备如蜂窝电话、PDA或任何其他手持通信设备中的视频核内提供通过智能直接存储器访问(DMA)控制器实现的存储器访问功能。更具体地，可使用智能DMA控制器访问存储在片载存储器内的已解码视频信息，并且从所存储的视频信息中识别整个像素行。显示控制器可用于将通过智能DMA控制器访问到的已解码视频信息传送给一个或多个视频显示设备。所述显示控制器还可用于支持例如隔行扫描和非隔行扫描显示设备。在这点上，如果信息发往隔行扫描视频显示设备如TV，那么显示控制器可用于引导智能DMA先从奇数行读取并传送解码视频信息，再从偶数行读取并传送视频信息。
以类似的方式，如果信息发送给非隔行扫描视频显示设备如LCD时，显示控制器的作用是引导智能DMA从连续行中读取并传送已解码视频信息。通过使用可识别像素行边界的智能DMA控制器，处理速度可得到显著的提升，这是因为只有想要的视频数据才发往隔行扫描和/或非隔行扫描显示设备，获取的数据无一被丢弃。所述DMA控制器还可在显示控制器的引导下跳过一行或前进一行。此外，所述智能DMA控制器还允许在调整视频的过程中加快处理速度，这时可多次获取并使用当前的像素行，或者在缩放视频的过程中加快处理速度，这时可多次获取并使用前一像素行。所述智能DMA控制器可以在隔行扫描和非隔行扫描显示中使用单个存储器来存储视频信息。隔行扫描显示的实现可以无需获取一个帧(或像素行)两次并丢弃其中一行，或将奇数行和偶数行分别存储在单独的存储器模块中。
图1A是依据本发明一个实施例的移动多媒体系统的结构示意图。如图1A所示为移动多媒体系统105，包括移动多媒体设备105a、TV 101h、PC 101k、外部摄像头101m、外部存储器101n和外部LCD显示器101p。移动多媒体设备105a可以是蜂窝电话或其他手持通信设备。移动多媒体设备105a可包括移动多媒体处理器(MMP)101a、天线101d、音频模块101s、射频(RF)模块101e、基带处理模块101f、LCD显示器101b、键盘101c和摄像头101g。
MMP 101a可包含适当的电路、逻辑和/或代码，用于为移动多媒体设备105a进行视频和/或多媒体处理。MMP 101a还可进一步包括多个集成接口，用于支持连接到移动多媒体设备105a的一个或多个外部设备。例如，MMP101a可支持与TV 101h、PC 101k、外部摄像头101m、外部存储器101n和外部LCD显示器101p的连接。
在工作过程中，移动多媒体设备可通过天线101d接收信号。收到的信号可由RF模块101e进行处理，并由基带处理模块101f将RF信号转换为基带。然后基带信号由MMP 101a进行处理。通过集成的摄像头101g、TV 101h、PC101k和/或外部摄像头101m还可接收音频和/或视频信号。在信号处理过程中，MMP 101a可使用外部存储器101n来存储处理后的数据。处理后的音频数据发往音频模块101s，处理后的视频数据发往例如LCD 101b或外部LCD 101p。键盘101c可用于传送MMP 101a处理音频或视频数据时所需要的处理命令和/或其他数据。
图1B是依据本发明一个实施例的移动多媒体处理器的结构式意图。如图1B所示，移动多媒体处理器102可包含适当的逻辑、电路和/或代码，用于为手持多媒体产品执行视频和/或多媒体处理。例如，移动多媒体处理器102可设计/优化为通过使用集成的外围设备和视频处理核心，进行视频记录/回放、移动TV和3D移动游戏。移动多媒体处理器102包括视频处理核心103、RAM104、模拟模块106、直接存储器访问(DMA)控制器163、音频接口(I/F)142、记忆棒I/F 144、SD卡I/F 146、JTAG I/F 148、TV输出I/F 150、USB I/F152、摄像头I/F 154、主机I/F 129和内置集成电路(I2C)I/F 156。移动多媒体处理器102可进一步包括串行外围接口(SPI)157、通用异步接收器/发射器(UART)I/F 159、通用输入/输出(GPIO)管脚164、显示控制器162、外部存储器I/F 158和第二外部存储器I/F 160。
视频处理核心103可包括适当的电路、逻辑和/或代码，用于执行数据的视频处理。RAM 104可包括适当的逻辑和/或代码，用于存储片载数据，如视频数据。在本发明的一个实施例中，RAM 104可用于存储10Mb的片载数据，例如。片载RAM 104的大小与成本或其他因素例如芯片大小有关。
模拟模块106可包含开关模式电源(SMPS)模块和锁相环(PPL)模块。此外，模拟模块106可包括片载SMPS控制器，用于生成其核心电压。该核心电压可依据例如移动多媒体处理器102上的速率要求进行软件编程，以此对功率管理进行进一步控制。
在本发明的一个实施例中，正常情况下的核心电压工作范围在0.8V-1.2V之间，在休眠模式下，这个值降至约0.6V。模拟模块106还可包括多个锁相环，用于为例如外部设备生成195kHz-200MHz的时钟。根据应用的类型，还可以使用其他的电压值和时钟速率。移动多媒体处理器102可包括多个工作电源模式，例如，运行、待机、休眠和掉电模式据本发明的一个实施例，移动多媒体处理器102可包括旁路模式，允许主机在掉电模式下访问存储器映射的外围设备。在旁路模式下，移动多媒体处理器102可在正常工作过程中直接对显示器进行控制，使得主机在待机模式下能维持所显示的内容。
音频模块108可包括适当的逻辑、电路和/或代码，用于通过例如内置集成电路音频(I2S)总线、脉冲编码调制(PCM)或音频编解码(AC’97)接口142或其他适当的接口与移动多媒体处理器102进行通信。在使用AC’97和/或I2S接口的情况下，无论是在主模式还是从模式下，可使用适当的音频控制器、处理器和/或电路来分别提供AC’97和/或I2S音频输出。在使用PCM接口的情况下，可使用适当的音频控制器、处理器和/或电路来实现话音或高质量立体声音频的输入输出。PCM音频控制器、处理器和/或电路可包含独立的发射和接收先入先出(FIFO)缓存器，并使用DMA进一步降低处理器开销。音频模块108还可包括有音频输入、音频输出端口和扬声器/麦克风端口(图1B中未标出)。
移动多媒体设备100可包括至少一个便携存储器输出/输出(I/O)模块。在这点上，记忆棒模块110可包括适当的逻辑、电路和/或代码，用于通过记忆棒支持接口144与移动多媒体处理器102进行通信。SD卡模块112可包括适当的逻辑、电路和/或代码，用于通过SD输入/输出(I/O)接口146与移动多媒体处理器102通信。多媒体卡(MMC)还可用于通过例如SD输入/输出(I/O)接口146来与移动多媒体处理器102通信。移动多媒体设备100可包括其他便携存储器I/O模块，例如xD I/O卡。
调试模块114可包括适当的逻辑、电路和/或代码，用于通过例如联合测试行动组(JTAG)接口148来与移动多媒体处理器102进行通信。调试模块114可用于访问移动多媒体处理器102的地址空间，并可通过仿真接口执行边界扫描。移动多媒体设备100还可以使用其他测试接入端口(TAP)。相位交替行(PAL)/国家电视标准委员会(NTSC)TV输出I/F 150可用于与TV进行通信，通用串行总线(USB)1.1或其他变体、从端口I/F 152可用于与例如PC进行通信。摄像头120和/或122可包括适当的逻辑、电路和/或代码，用于通过例如多格式原始CCIR 601摄像头接口154来与移动多媒体处理器102进行通信。摄像头I/F 154可使用例如开窗口和子采样功能，将移动多媒体处理器102与移动TV前端连接。
移动多媒体处理器102还可包括多个串行接口，例如USB I/F 152、内置集成电路(I2C)主I/F 156、串行外围设备接口(SPI)157和用于蓝牙或IrDA的通用异步接收器/发射器(UART)I/F 159。I2C主接口156可包括适当的电路、逻辑和/或代码，用于控制图像传感器，并可用于连接智能电池和其他外围设备。SPI主接口157可包括适当的电路、逻辑和/或代码，用于控制图像传感器。使用中断或通过DMA控制器163在轮询模式(polled mode)下工作时，可使用双芯片选择。此外，移动多媒体处理器102还可包含多个通用I/O(GPIO)管脚164，用于用户所定义的I/O或连接到其他内部外围设备。显示控制器162可包括适当的电路、逻辑和/或代码，用于例如支持XGA分辨率下的多种显示，以及处理8/9/16/21比特视频数据。
基带闪存124可用于通过例如8/16比特并行主机接口129从移动多媒体处理器102接收数据。主机接口129可用于提供具备独立地址和数据寄存器的的两条信道，通过该信道，主机处理器可直接读和/或写移动多媒体处理器102的存储空间。基带处理模块126可包含适当的逻辑、电路和/或代码，用于将RF信号转换为基带信号，并通过例如主机接口129将处理后的基带信号传送给移动多媒体处理器102。RF处理模块130可包括适当的逻辑、电路和/或代码，用于通过天线132接收信号，并将RF信号传送给基带处理模块126。主机接口129可包含具备电源有效旁路模式的双软件信道。
主LCD134用于通过显示控制器162从移动多媒体处理器102接收数据，或从例如第二外部存储器接口160接收数据。显示控制器162可包括适当的逻辑、电路和/或代码，用于驱动内部TV输出功能，或连接到LCD内。显示控制器162可用于支持一定范围的屏幕缓冲格式，使用直接存储器访问(DMA)来对缓存器进行直接访问，增加视频处理核103的视频处理效率。显示控制器162可生成NTSC和PAL光栅格式来驱动TV输出。显示控制器162还可支持其他格式，如SECAM。
在本发明的一个实施例中，显示控制器162可用于支持多种显示，例如，隔行扫描显示例如TV，和/或非隔行扫描显示例如LCD。显示控制器162还可识别并向DMA控制器163传送显示类型。在这点上，DMA控制器163可通过隔行扫描或非隔行扫描方式获取视频数据，然后发往通过显示控制器162连接到移动多媒体处理器102的隔行扫描或非隔行扫描显示器。
代用LCD 136可包括适当的逻辑、电路和/或代码，用于通过例如第二外部存储器接口与移动多媒体处理器102通信。移动多媒体处理器102可包括有RGB外部数据总线。移动多媒体处理器102可使用像素级插值和可设置的刷新率对图像输出进行调整。
可选闪存138可包括适当的逻辑、电路和/或代码，用于通过例如外部存储器接口158来与移动多媒体处理器102通信。可选SDRAM 140可包括适当的逻辑、电路和/或代码，用于通过例如外部存储器接口158来从移动多媒体处理器102接收数据。移动多媒体处理器102可使用外部存储器I/F 158来连接到例如外部SDRAM 140、SRAM、闪存138和/或外部外围设备。SDRAM 140和其他异步设备的控制和定时信息可由移动多媒体处理器102进行配置。
移动多媒体处理器102还可进一步包括次级存储器接口160，以此来连接到例如存储器映射LCD和外部外围设备。次级存储器接口160可包括适当的电路、逻辑和/或代码，用于将移动多媒体处理器102连接到低速设备，而不会对外部存储器的访问速度造成影响。次级存储器接口160可提供例如16条数据行，6个芯片选择/地址行，以及安装时使用的可编程总线计时，和访问与占用时间。移动多媒体处理器102可为NAND/NOR闪存提供支持，包括例如NAND启动和高速直接存储器访问(DMA)。
在工作过程中，移动多媒体处理器102可为处理后的视频数据的显示提供多种显示格式。例如，隔行扫描和/或非隔行扫描外部显示器可通过显示控制器162连接到移动多媒体处理器102。显示控制器162可将外部显示类型传送给DMA控制器163。DMA控制器163随后访问片载RAM 104，并获取对应于外部显示类型的隔行扫描或非隔行扫描格式的处理后视频数据。
图1C是依据本发明一个实施例的集成有外围设备的多媒体处理器的功能框图。如图1C所示，移动多媒体处理器141包括处理器核心143、核心电压开关电源(SMPS)145、USB线性调节器148、主振荡器146、重置控制器147、时钟控制器149、锁相环(PPL)模块149a、…、149d、外部存储器接口151、次级存储器接口153、主机接口155、旁路逻辑157、ID和加密模块159以及中断控制器161。移动多媒体处理器141可进一步包括系统计时器163、通用I/O(GPIO)模块165、摄像头接口167、显示控制器169、TV输出接口171、TV输出转换器173、USB接口175、USB物理(PHY)层接口177、内置集成电路(I2C)控制器179、串行外围设备接口(SPI)181和通用异步接收器/发射器(UART)接口183。移动多媒体处理器141还可包括音频编解码97’(AC’97)和内置集成电路音频(I2S)控制器185、脉冲编码调制音频接口187、记忆棒接口189、SD卡接口191、联合测试行动组(JTAG)控制器195、外围设备总线196、先进高性能总线(AHB)196a和先进外围总线(APB)196b。处理器核心143可包括存储器控制器197、片载调试模块193、矢量处理单元142和标量处理单元144。存储器控制器197可包括NAND启动模块150和直接存储器访问(DMA)控制器198。
处理器核心143用于处理建立在2D形式数据基础上的应用，例如图像处理。处理核心143中的图像处理任务可由标量处理单元144和/或矢量处理单元142分担，这使得处理器核心143可以以高达150MHz的时钟速率工作。标量处理单元144可用于在每个周期内执行两个标量指令。分支预测逻辑还可用于将流水线停顿(pipeline stall)最小化。此外，处理器核心143可使用反向兼容指令集以及允许32位音频支持的新指令。
核心电压SMPS 145可包括适当的电路、逻辑和/或代码，用于为移动多媒体处理器141内的处理器核心143生成电压。该电压可依据芯片的速率要求进行软件编程，以此来对电源管理进行进一步控制。所述核心操作电压的范围在0.8V-1.2V之间，在休眠模式下，该值下降0.6V。处理器核心143可控制片载电源145的输出电压，由此可以在移动多媒体处理器141不工作在最高速的时候降低功耗。可以分别在处理器核心143运行(或待机)时或休眠时分别对SMPS 145所提供的核心电压进行设定。在运行模式下，例如，核心电压可在0.8V-1.2V之间进行调整，来满足性能/省电要求。在休眠模式下，核心电压将降至0.6V，可在不丢失状态的情况下将功耗最小化。这两种电压都可在上电和重置后初始到1.2V。如果核心电压发生了改变，可使用监视模块(“watchdog”)来从失败情况下进行恢复，此时移动多媒体处理器141内的时钟速率将降低，使得处理器核心143能在较低电压条件下工作。
USB线性调节器148包括有合适的电路和/或逻辑，用于从5V USB VBUS电源中为USB PHY层接口177生成例如3.3V的电源电压。
重置控制器147包括启动控制器和/或上电复位单元。在重置之后，启动控制器检查移动多媒体处理器141内的管脚配置，来确定所需的模式，并控制内部存储器BIST/BISR和外部闪存按要求启动。
时钟控制器149可包括适当的电路和/或逻辑，用于协调4个PLL模块149a、…、149d，为处理器核心143和/或外围设备生成时钟。时钟控制器149可使用PLL模块149a、…、149d和/或附加独立的分离电路来生成更大范围的时钟信号，使得可以在只使用一个外部晶振或时钟源的情况下，按适当的频率来驱动移动多媒体处理器141内的外围设备。核心时钟由主振荡器146(正常为例如13.5MHz)在上电时进行驱动，随后在核心PLL 149a可用后，切换至核心PLL 149a。
核心PLL 149a包含适当的电路、逻辑和/或代码，用于调整核心时钟频率，使其满足性能和/或功耗要求。除了核心PLL 149a之外，其他PLL模块149b、149c和149d可用于为多种外围设备生成更大范围的独立时钟频率。此外，时钟控制器149可为临界频率外围设备如摄像头、LCD、自动客户/呼叫者识别系统(ACIS)、PCM、通用串行总线(USB)和/或可移动存储设备提供独立时钟。时钟管理器149还可提供通用时钟(GENCLK)，并将其提供给GPIO接口165的输出。每个时钟信号均可以从主振荡器146和/或PLL模块149b、149c和149d三者之一中生成。核心PLL 149a也可被选为时钟源。
主振荡器146可用于支持高达例如27MHz的晶振频率。内部PLL模块149a、…、149d可用于产生想要的核心时钟频率。振荡器146也可由数字时钟信号驱动。当在移动多媒体处理器141内使用外部时钟源时，可支持高达35MHz的输入频率。
外部存储器接口151可包含适当的电路和/或逻辑，可允许16位或32位SDRAM和/或异步存储设备连接到移动多媒体处理器141。SDRAM和异步存储器的控制和计时信息都可由处理器核心143进行完全配置。存储器接口151可工作在核心频率或高达例如85MHz的半核心频率。外部直接存储器访问(DMA)也可通过DMA控制器198来支持。
NAND启动模块150可包括适当的电路和/或逻辑，用于向内部SRAM中加载启动程序，然后将处理器从待机状态转为工作状态。启动代码可存储在NAND闪存的连续页中，其中在例如第一128kB中，第一页包含在16kB地址边界中。启动代码的第一个16位可包括有签名字。在32位代码字中随后的16位包括有可执行启动代码的大小，接着就是可执行启动代码本身。为防止启动代码中的数据损坏，对启动代码中的每个字都进行了重复。
次级存储器接口153可包含适当的电路和/或逻辑，可连接低速设备却不影响外部存储器访问的速度。次级存储器接口153可包含16个数据行和6个芯片选择/地址行。此外，次级存储器接口153还包括有用于安装的可编程总线计时、访问和/或保持时间。作为选择的，这些管脚还可用于连接例如LCD。
主机接口155可包含适当的电路和/或逻辑，可提供两条具有独立地址和数据寄存器的信道，通过该信道，主机处理器可直接访问移动多媒体处理器141的地址空间。有效的传输大数据块时，可使用FIFO和自增地址模式。主机接口155使得移动多媒体处理器141可作为例如主系统处理器的协处理器来使用。主机接口155可连接到主机处理器的主总线上。
在处理器核心143掉电的情况下，主机处理器可使用旁路逻辑157来访问外部和次级存储器接口。在这点上，移动多媒体处理器141可在在正常操作过程中直接对显示器进行控制，同时使主机在系统待机过程中仍能保持显示。由于在该模式下没有为移动多媒体处理器141提供时钟信号，所有计时均由主机总线信号进行驱动。
ID和加密模块159可包含适当的电路和/或逻辑，用于支持数字权限管理，并允许移动多媒体处理器141可以安全地执行加密后的代码。
中断控制器161可包含适当的电路和/或逻辑，用于支持例如32个硬件中断源。每个中断源都将分配给7个优先级中的一个，或被屏蔽掉。中断控制器161可生成全局中断信号和/或标识特定中断数的5位矢量。如果处理器工作需要，专用的基于DMA的外围设备，例如显示控制器169和摄像头接口167可依靠DMA控制器198来生成中断。其他外围设备，例如UART 183、SPI 181、可移动存储设备和/或AC’97/I2S控制器185可生成其自身的中断，并直接反馈给中断控制器161。
系统计时外围设备163可提供4个计时信道，运行一个单一的自由运行计数器。每个信道可包括有输出比较寄存器，用于生成中断。
GPIO模块165可包含多个通用I/O管脚。这些管脚可用于用户定义的I/O，或连接到内部外围设备。GPIO管脚可分为两组，分别工作在不同的工作电压下。多数外围设备的功能都可灵活的在该两组管脚重复进行。当作为GPIO工作时，每个管脚都可设置为输入、输出或双向工作，包含有可配置的上拉或下拉电阻，并用于生成边界或电平触发的中断。
摄像头接口167可连接两个摄像头，一个用于静止图像，一个用于视频，或者一个位于前端，一个位于后端。摄像头I/F 167可用于支持CCIR 601(YUV4:2:0)视频源以及原始图像传感器AFE芯片输入，其中，图像大小可达8兆像素。摄像头I/F 167还可支持YUV和/或原始模式下的开窗口和子采样。
显示控制器169可包含适当的电路和/或逻辑，用于连接多个TFT LCD或用于驱动内部TV输出功能。显示控制器169可支持多种屏幕缓冲格式，并可使用DMA对缓存进行直接访问，移除所有处理器开销。屏幕缓存的大小可以是最高可达XGA的任何大小，并且显示控制器169可自动对其进行缩放至输出光栅的大小，该输出光栅为最高可达SXGA的任何大小。显示控制器169可生成NTSC和PAL光栅格式，以驱动TV输出功能。用于次级存储器接口的管脚还可用于连接直接驱动LCD。显示控制器169还可支持完全可编程选通脉冲(strobe)和边缘脉冲(porch)计时，以及7比特/像素的配色方案。显示控制器169可通过DMA从屏幕缓存中读取数据，并可生成像素和同步信号，用于驱动内部TV输出模块或外部LCD。显示控制器169还可用于缩放动态地输出数据，使屏幕缓存的大小可反映图片的分辨率，而不是想要的屏幕大小。
根据本发明的一个方面，显示控制器169可为片载DMA控制器198生成控制信号，并依据连接到移动多媒体处理器141的显示设备的类型，指示DMA控制器198获取隔行扫描和/或非隔行扫描的已解码视频数据。TV输出接口171和TV输出转换器173可使用从显示控制器169获取的标准NTSC或PAL光栅，并生成复合视频或S-video输出信号反馈给TV。USB接口175可支持USB从连接。USB PHY层接口177可用于减少USB系统的大小、成本和功耗。I2C控制器179可用于控制图像传感器和/或连接到智能电池和其他外围设备。
图像传感器或其他外围设备可使用SPI外围设备181。可提供两个芯片选择，同时该接口可通过中断或通过DMA控制器198，在轮询模式下工作。UART183可包括标准16550UART，支持最高可达约921600的波特率。AC’97和I2S控制器185可在主模式或从模式下提供AC’97和/或I2S音频输出。还可支持AC’97音频输入。控制器185可包括独立发射和/或接收FIFO，并使用DMA控制器198进一步降低处理器的开销。精确的比特时钟可由多个片载PLL其中之一来生成，而不影响核心或其他外围设备对时钟频率的要求。
PCM音频接口187可包含适当的电路、逻辑和/或代码，允许输入和/或输出话音或高质量立体声音频，以及经典PCM和I2S输出格式的信号。接口187可包括独立发射和/或接收FIFO，使用DMA来进一步降低处理器开销。记忆棒接口189可包括有Sony Memory Stick ProTM主机，实现与记忆棒以及支持记忆棒的设备之间的无缝连接。SD卡接口191可实现与SD、xD卡或其变体、MMC和/或SDIO设备的连接。接口191可支持1位和4位传输，DMA可用于从片载存储器上移入或移出数据。
片载调试模块193可通过JTAG控制器195进行访问。片载调试模块193可提供对移动多媒体处理器141所有地址空间的访问以及对处理器核心143的控制，以及其他特征，例如断点(breakpoints)和代码分析(codeprofiling)。内嵌的JTAG控制器195可使用对标量处理单元144、矢量处理单元142和/或存储器控制器197的直接访问，使其可以监听处理器核心143内的主总线。这种紧密集成可提供存储器和寄存器访问、对程序执行的控制、达到断点、中止条件的设定(setting of break conditions)、一步操作(single stepping)和/或代码分析。内置的程序和数据追踪缓存器可在出现断点或异常后对程序状态进行检查。
外围设备总线196可包含AMBATM(先进的微控制器总线体系结构)，以将外围设备控制/状态寄存器与存储器控制器197连接。外部存储器接口151、摄像头接口167、比特流外围设备、主机接口、USB设备控制器175、显示控制器169连接在先进高性能总线(AHB)196a上。AHB 196a可建立到低速先进外围设备总线(APB)196b的简单连接，通过该连接，可对其余的外围设备控制/状态寄存器进行访问。
存储器控制器197可包含适当的电路、逻辑和/或代码，用于执行移动多媒体处理器141内的所有存储器请求。存储器控制器197可用于执行地址解码，在不同总线主控器之间进行仲裁，保持数据高速缓存的一致，以及处理DMA传输。
DMA控制器198可用于在外围设备和存储器之间传送数据，而独立于矢量处理单元142和标量处理单元144。DMA控制器198包括有对存储器控制器197的专用宽和窄数据端口，可无缝的连接具有不同宽度的源方和目的方。DMA控制器198可包括有16个子信道，它们可以组成多个信道。每条信道与多个系统外围设备中的一个相关联。DMA控制器198可用于支持2元DMA，可传送窗口化图像或非连续数据项。在这点上，DMA控制器198可用于从存储器获取非连续的处理后视频数据，以在与移动多媒体处理器141通信连接的一个或多个外部显示器上进行显示。例如，DMA控制器198可获取隔行扫描或非隔行扫描视频数据，以在隔行扫描或非隔行扫描显示器上进行显示。此外，DMA控制器198还可以跳过所获取的视频行中的一个或多个视频行，以在无需对所存储的视频数据进行冗余使用的情况下实现缩放或其他视频处理。
图2是依据本发明一个实施例的带有单个显示控制器支持隔行扫描和非隔行扫描视频显示的移动多媒体处理器中的智能DMA的功能框图。如图2所示，移动多媒体处理器202包括处理器核心208和显示控制器(DC)214。处理器核心208包括直接存储器访问(DMA)控制器210和片载存储器212。显示控制器214用于支持TV显示器204和/或LCD显示器206。
DMA控制器210可包括适当的电路和/或逻辑，用于获取存储在存储器212上的解码后视频信息，并将获取的视频信息发往DC 214。在本发明的一个实施例中，DMA控制器210可用于或进行编程以识别确定流量的解码后视频数据。例如，DMA控制器210可用于识别解码后视频信息的整个像素行。在这点上，一个片载存储器212可同时存储隔行扫描和非隔行扫描显示的解码后视频信息。此外，DMA控制器210还可依据DC 214的指令，在例如视频调整和/或缩放操作中，跳过一个像素行和前进或后退至少一个像素行。
DC 214可包括适当的电路和/或逻辑，用于从DMA控制器210请求隔行扫描和/或非隔行扫描视频信息，并发往一个或多个显示器，例如TV显示器218和LCD显示器220。在本发明的一个方面中，DC 214可识别连接到移动多媒体处理器202的显示器是隔行扫描显示器还是非隔行扫描显示器。依据所连接的显示器是隔行扫描还是非隔行扫描显示器，DC 214可通过连接216指示DMA获取隔行扫描或非隔行扫描视频信息。
在操作过程中，如果DC 214请求视频信息用于在隔行扫描TV显示器204上进行显示，则DMA 210可访问片载存储器212，并先从所有奇数像素行中获取解码后视频信息，再从所有偶数像素行获取解码后视频信息。获取的隔行扫描视频信息可通过连接216从DMA 210发往DC 214，并通过连接218从DC 214发往TV显示器204。
类似地，如果DC 214为非隔行扫描LCD显示器206请求视频信息，则DMA 210访问片载存储器212，连续从像素行获取解码后视频信息。获取的非隔行扫描视频信息可通过连接216从DMA 210发往DC 214，并通过连接220从DC 214发往LCD显示器206。
在本发明的另一方面，DC 214可同时支持隔行扫描和非隔行扫描模式。因此，隔行扫描视频显示器和非隔行扫描视频显示器可同时连接到移动多媒体处理器202上，并分别同时从DC 214请求隔行扫描和非隔行扫描视频信息。DC 214可生成相应的指令，并通过DMA控制器210从片载存储器212上获取隔行扫描和非隔行扫描视频信息。
图3是依据本发明一个实施例的支持隔行扫描视频显示的移动多媒体处理器中的智能DMA的存储器使用情况的示意图。如图3所示，移动多媒体处理器301包括处理器核心303、显示控制器(DC)304。处理器核心303包括直接存储器访问(DMA)控制器306和片载存储器308。显示控制器304用于支持隔行扫描视频显示，例如TV显示器302。
DMA控制器306可包括适当的电路和/或逻辑，用于获取存储在存储器308上的解码后视频信息，并将获取的视频信息通过连接312发往DC 304。在本发明的一个实施例中，DMA控制器306可用于或进行编程来识别确定流量的解码后视频信息。例如，DMA控制器306可用于识别存储在片载存储器308上的解码后视频信息的整个像素行。此外，DMA控制器306可依据DC 304的指示，在视频调整和/或缩放操作过程中，跳过一个像素行和/或前进或回退一个像素行。DC 304可包括适当的电路和/或逻辑，用于从DMA控制器306请求隔行扫描视频信息，再发往TV显示器302。
在本发明的一个方面，DC 304可用于识别连接到移动多媒体处理器301的显示器是隔行扫描显示器还是非隔行扫描显示器。在工作过程中，由于显示器302为隔行扫描显示器，则DC 304可通过连接312指示DMA 306获取隔行扫描视频信息。DMA 306随后通过连接314访问片载存储器308，先从所有奇数像素行316获取解码后视频信息，再从所有偶数像素行318获取解码后视频信息。因此，对存储在存储器308上的像素行的读取顺序如下先读行1、行3、行5等，再读行2、行4、行6等。获取的隔行扫描视频信息将通过连接312从DMA 306发往DC 304，并通过连接310从DC 304发往TV显示器302。
图4是依据本发明一个实施例的支持非隔行扫描视频显示的移动多媒体处理器中的智能DMA的存储器使用情况的示意图。如图4所示，移动多媒体处理器401包括处理器核心403和显示控制器(DC)404。处理器核心403包括直接存储器访问(DMA)控制器406和片载存储器408。显示控制器404用于支持非隔行扫描视频显示，例如LCD显示器402。
DMA控制器406可包括适当的电路和/或逻辑，用于获取存储在存储器408上的解码后视频信息，并将获取的视频信息通过连接412发往DC 404。在本发明的一个方面，DMA控制器406可用于或进行编程来识别确定流量的解码后视频信息。例如，DMA控制器406可用于识别存储在片载存储器408上的解码后视频信息的整个像素行。此外，DMA控制器406可依据DC 404的指示在视频调整和/或缩放操作过程中，跳过一个像素行和/或前进或回退一个像素行。DC 404可包括适当的电路和/或逻辑，用于从DMA控制器406读取非隔行扫描视频信息，再发往LCD显示器402。
在本发明的一个方面，DC 404可用于识别连接到移动多媒体处理器401上的显示器是隔行扫描显示器还是非隔行扫描显示器。在操作过程中，由于显示器402为非隔行扫描显示器，DC 404可通过连接412指示DMA 406来获取存储在片载存储器408上的非隔行扫描视频信息。DMA 406随后通过连接414来访问片载存储器408，并从连续的像素行416中获取解码后视频信息。因此，对存储在片载存储器408上的像素行的读取顺序如下行1、行2、行3、行4等。获取的非隔行扫描视频信息可通过连接412从DMA 406发往DC 404，并通过连接410从DC 404发往LCD显示器402。
图5是依据本发明一个实施例的使用两个显示控制器支持隔行扫描和非隔行扫描视频显示的移动多媒体处理器中的智能DMA的功能框图。如图5所示，移动多媒体处理器502包括处理器核心508和显示控制器(DC)514和515。处理器核心508可包括直接存储器访问(DMA)控制器510和片载存储器512。在本发明的一个方面中，移动多媒体处理器502可使用两个显示控制器514和515来分别处理存储器映射显示器和直接驱动显示器。例如，显示控制器514可用于通过连接518支持存储器映射显示器504，显示控制器515可用于通过连接520支持直接驱动显示器506。存储器映射显示器504可使用隔行扫描或非隔行扫描视频信息，并仅当新视频信息存储到存储器上时才进行刷新。直接驱动显示器508可使用隔行扫描视频信息，并持续的以60Hz的刷新率进行刷新。
DMA控制器510可包括适当的电路和/或逻辑，用于获取存储在存储器512上的解码后视频信息，并将获取的视频信息发往DC 514或DC 515。在本发明的一个方面，DMA控制器510可用于或进行编程来识别确定流量的解码后视频信息。例如，DMA控制器510可用于识别解码后视频信息的整个像素行。在这点上，一个片载存储器512可用于同时存储隔行扫描和非隔行扫描显示用的解码后视频信息。此外，DMA控制器510可依据DC 514或DC 515的指示在视频调整和/或缩放操作中，跳过一个像素行和前进或回退一个像素行。DC 514和515可包括适当的电路和/或逻辑，用于从DMA控制器510请求隔行扫描和/或非隔行扫描视频信息，并发往一个或多个显示器，例如存储器映射显示器504和直接驱动显示器506。
在操作过程中，DC 514和515可识别连接到移动多媒体处理器502的显示器是隔行扫描显示器还是非隔行扫描显示器。依据所连接的显示器是隔行扫描显示器还是非隔行扫描显示器，DC 514和515可分别通过连接516和517指示DMA 510来获取隔行扫描或非隔行扫描视频信息。
例如，如果DC 515为隔行扫描直接驱动显示器506请求视频信息，则DMA 510访问片载存储器512，先从所有奇数像素行获取解码后视频信息，再从所有偶数像素行获取解码后视频信息。获取的隔行扫描视频信息可通过连接517从DMA 510发往DC 515，并从DC 515通过连接520发往直接驱动显示器506。
类似地，如果DC 514为存储器映射显示器505请求非隔行扫描视频信息，则DMA 510访问片载存储器512，并获取非隔行扫描连续的解码后视频信息。获取的非隔行扫描视频信息将通过连接516从DMA 510发往DC 514，并通过连接518从DC 514发往存储器映射显示器504。
图6是依据本发明一个实施例的处理视频数据的的流程图。如图6所示，在步骤602，确定与将要在与支持多种显示格式的一个移动多媒体处理器通信连接的第一视频显示器上显示的视频数据相关的第一视频格式。所述一个移动多媒体处理器可集成在移动设备内。在步骤604，基于所确定的与将要在第一视频显示器上显示的视频数据相关的第一视频格式，限制由DMA控制器从存储器发往所述第一视频显示器的视频数据的流量。在步骤606，只将限定量的将要在所述第一视频显示器上显示的视频数据由所述DMA控制器从所述存储器传送到所述第一视频显示器。在步骤608，将视频数据格式化为第二视频格式，以在与集成在移动设备中的所述一个移动多媒体处理器连接的第二视频显示器上进行显示。在步骤610，将第二视频格式的视频数据传送给第二视频显示器进行显示。
因此，本发明可由硬件、软件或者硬软件的结合来实现。本发明可在至少一个计算机系统中以集中的方式实现，或者以不同部件分布在几个交互连接的计算机系统中的分布式方式实现。任何种类的计算机系统或其他能够实现本发明的方法的设备都是适用的。硬件、软件和固件的一个典型结合是具有计算机程序的通用计算机系统，当该计算机程序被上载并执行时，控制该计算机系统以便实现本发明所述的方法。
本发明还可嵌入包括有能够实现所述方法的各种特征的计算机程序产品中，当该程序加载到计算机系统中时能够实现本申请所述的方法。本文中所述的计算机程序是指，例如，以任何语言、代码或符号表示的一组指令，能够直接使具有信息处理能力的系统执行特定功能，或者经过以下一种或各种处理后使具有信息处理能力的系统执行特定功能a)转换成另一种语言、代码或符号；b)以不同的材料复制。但是，本领域的普通技术人员可知的其他计算机程序的实现方法也可用于本发明。
以上已结合一定的实施例对本发明进行了描述，本领域的普通技术人员可知，可对本发明进行各种改变或等同替换而并不脱离本发明的范围。此外，根据本发明的教导进行的以适应特定的环境或材料的各种修改也并未脱离本发明的范围。因此，本发明并不限于公开的具体实施例，本发明包括落入权利要求范围内的所有实施例。
权利要求
1.一种处理视频数据的方法，包括确定与将在第一视频显示器上显示的视频数据相关的第一视频格式，所述第一视频显示器与支持多种显示格式的一个移动多媒体处理器通信连接，所述一个移动多媒体处理器集成在移动设备中；基于与所述将要在第一视频显示器上显示的视频数据相关的所述确定的第一视频格式，限制由DMA控制器从存储器发往所述第一视频显示器的所述视频数据的流量。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括由所述DMA控制器，只将限定量的将要在所述第一视频显示器上显示的所述视频数据，从所述存储器传送到所述第一视频显示器。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括将所述视频数据格式化为第二视频格式，以在第二视频显示器上进行显示，所述第二视频显示器与集成在所述移动设备内的所述一个移动多媒体处理器连接。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括将具有所述第二视频格式的所述视频数据传送给所述第二视频显示器进行显示。
5.根据权利要求3所述的方法，其特征在于，所述第一视频格式和所述第二视频格式为以下格式其中之一隔行扫描视频格式、非隔行扫描视频格式和可缩放视频格式。
6.一种处理视频数据的系统，包括至少一个处理器，确定与将在第一视频显示器上显示的视频数据相关的第一视频格式，所述第一视频显示器与支持多种显示格式的一个移动多媒体处理器通信连接，所述一个移动多媒体处理器集成在移动设备中；所述至少一个处理器基于与所述将要在第一视频显示器上显示的视频数据相关的所述确定的第一视频格式，限制由DMA控制器从存储器发往所述第一视频显示器的所述视频数据的流量。
7.根据权利要求6所述的方法，其特征在于，所述DMA控制器只将限定量的将要在所述第一视频显示器上显示的所述视频数据，从所述存储器传送到所述第一视频显示器。
8.根据权利要求6所述的方法，其特征在于，所述系统还包括以下至少之一显示控制器和DMA控制器，将所述视频数据格式化为第二视频格式，以在第二视频显示器上进行显示，所述第二视频显示器与集成在所述移动设备内的所述一个移动多媒体处理器连接。
9.一种处理视频数据以进行显示的方法，包括确定将在第一视频显示器上显示的视频数据的第一视频格式，所述第一视频显示器与集成在手持设备中的一个移动多媒体处理器通信连接；确定将在第二视频显示器上显示的视频数据的第二视频格式，所述第二视频显示器与集成在所述手持设备中的所述一个移动多媒体处理器同时通信连接；将具有所述第一显示格式的视频数据传送给与所述一个移动多媒体处理器连接的所述第一视频显示器；同时将具有所述第二显示格式的视频数据传送给与所述一个移动多媒体处理器连接的所述第二视频显示器。
10.根据权利要求9所述的方法，其特征在于，所述将具有所述第一显示格式的视频数据传送给所述第一视频显示器通过DMA传输进行。
全文摘要
本发明公开了一种处理视频数据的方法和系统，包括确定与将在第一视频显示器上显示的视频数据相关的第一视频格式，所述第一视频显示器与支持多种显示格式的一个移动多媒体处理器通信连接。所述一个移动多媒体处理器集成在移动设备中。由DMA控制器从存储器发往所述第一视频显示器的所述视频数据的流量，可基于与所述将要在第一视频显示器上显示的视频数据相关的所述确定的第一视频格式进行限定。只有所述限定量的将要在所述第一视频显示器上显示的所述视频数据，由所述DMA控制器从所述存储器传送到所述第一视频显示器。
文档编号G06F13/28GK1831928SQ20061000448
公开日2006年9月13日 申请日期2006年2月9日 优先权日2005年2月12日
发明者斯蒂芬·R·艾伦, 加里·C·基尔 申请人:美国博通公司