专利名称：Cpu频率调整电路的制作方法
技术领域：
本发明涉及一种CPU参数调整电路，尤其涉及一种CPU频率调整电路。
背景技术：
目前的计算机系统，其CPU的工作频率大都是恒定不变的，不管主机的温度有多高，或者是负载电压电流发生什么变化，也不论装载程序的运行负荷，CPU的工作频率都不会随着运行情况的变化而改变。
由于计算机运行时是一个动态的系统，其内部所执行的程序及其电压、电流都会随着系统运行时间、装载程序大小及资源消耗情况而不断变化，尤其在图像数据处理及网络浏览等大数据量信息传递时，CPU就必须运行在较高的频率才能满足程序要求，此时可适当加快CPU的工作频率，而当程序处理完毕时又需要将工作频率恢复正常，以适合正常工作状态的需求。
然而目前的计算机系统中，缺乏CPU频率调整功能，因此不能随着运行环境的改变而主动对CPU工作频率进行调整。
发明内容鉴于以上内容，有必要提供一种CPU频率调整电路，在运行环境变化时对CPU的工作频率进行调整。
一种CPU频率调整电路，其包括侦测电路、电压比较电路及时钟控制电路，所述侦测电路与计算机的CPU电源电路连接，所述侦测电路还与所述电压比较电路连接，所述电压比较电路与所述时钟控制电路连接，所述侦测电路从CPU电源电路获取CPU的负载电压信号，并将所述负载电压信号放大后传输到所述电压比较电路，所述电压比较电路将接收到的电压信号与设定值做比较，并将比较结果传输到所述时钟控制电路，调整CPU的工作频率。
所述CPU频率调整电路的侦测电路监视CPU的负载状况，再通过电压比较电路及时钟控制电路对CPU的工作频率进行调整，使CPU的工作频率随着运行环境的变化而自动调整，满足各种运行环境的需要。
下面结合附图及较佳实施方式对本发明作进一步详细描述图1是本发明CPU频率调整电路较佳实施方式的电路图。
具体实施方式请参阅图1，一种CPU频率调整电路10，其包括侦测电路12、电压比较电路14及时钟控制电路16，所述侦测电路12与计算机的CPU电源电路连接，所述侦测电路12还与所述电压比较电路14连接，所述电压比较电路14与所述时钟控制电路16连接，所述侦测电路12从CPU电源电路获取CPU的负载电压信号，并将所述负载电压信号放大后传输到所述电压比较电路14，所述电压比较电路14将接收到的电压信号与设定值做比较，并将比较结果传输到所述时钟控制电路16，通过时钟控制电路16调整CPU的工作频率。
所述侦测电路12包括比较器U1和U2及若干电阻R1～R4，所述比较器U1的正相输入端与CPU电源电路的差动电压端VDIFF连接，所述比较器U1的反相输入端通过电阻R1接地，所述比较器U1的反相输入端还通过电阻R2与所述比较器U1的输出端连接，所述比较器U1的输出端通过电阻R3与所述比较器U2的反相输入端连接，所述比较器U2的正相输入端与所述CPU电源电路的反馈端FB连接，所述比较器U2的反相输入端还通过电阻R4与所述比较器U2的输出端连接，所述比较器U1和U2的电压端与12V电源连接，接地端接地。
所述比较器U2输出端的输出电压满足公式VOUT＝(1+R4/R3)*(VFB-VDIFF)VFB代表所述反馈端FB的电压值，VDIFF为所述差动电压端VDIFF的电压值，所述侦测电路12将从CPU电源电路获取的较小电压放大，但不能放大至超过5V。
所述电压比较电路14包括若干比较器U3、U4、U5和U6及若干电阻R5～R12。所述比较器U3的正相输入端与所述侦测电路12的比较器U2的输出端连接，所述比较器U3的反相输入端通过所述电阻R5与5V电源连接，所述比较器U3的反相输入端还通过电阻R6接地；所述比较器U4的正相输入端与所述比较器U2的输出端连接，所述比较器U4的反相输入端通过所述电阻R7与5V电源连接，所述比较器U4的反相输入端还通过电阻R8接地；所述比较器U5的正相输入端与所述比较器U2的输出端连接，所述比较器U5的反相输入端通过所述电阻R9与5V电源连接，所述比较器U5的反相输入端还通过电阻R10接地；所述比较器U6的正相输入端与所述比较器U2的输出端连接，所述比较器U6的反相输入端通过所述电阻R11与5V电源连接，所述比较器U6的反相输入端还通过电阻R12接地。所述比较器U3～U6的电压端均与12V电源连接，接地端均接地。
所述5V电源和所述电阻R5～R12分别组成4个分压电路，所述电阻R5～R12的电阻值分别为1KOhm、4KOhm、2KOhm、3KOhm、3KOhm、2KOhm、4KOhm及1KOhm，因此所述比较器U3～U6反向输入端的电压值分别为4V、3V、2V及1V。
所述时钟控制电路16包括状态选择电路18和时钟芯片20，所述状态选择电路18包括若干非门U7～U9及若干与门U10～U18，所述时钟芯片20包括若干状态控制引脚T1～T3，所述非门U7的输入端与所述电压比较电路14比较器U3的输出端连接，所述非门U7的输出端与所述与门U10的一个输入端连接，所述非门U8的输入端与所述比较器U4的输出端连接，所述非门U8的输出端与所述与门U10的另一输入端连接，所述与门U10的输出端与所述与门U16的一个输入端连接，所述与门U11的两输入端分别对应与所述比较器U5和U6的输出端连接，所述与门U11的输出端与所述与门U16的另一输入端连接，所述与门U16的输出端与所述时钟芯片20的状态控制引脚T1连接；所述非门U9的输入端与所述比较器U3的输出端连接，所述非门U9的输出端与所述与门U12的一个输入端连接，所述与门U12的另一输入端与所述比较器U4的输出端连接，所述与门U12的输出端与所述与门U17的一个输入端连接，所述与门U13的两输入端分别对应与所述比较器U5和U6的输出端连接，所述与门U13的输出端与所述与门U17的另一输入端连接，所述与门U17的输出端与所述时钟芯片20的状态控制引脚T2连接；所述与门U14的两输入端分别对应与所述比较器U3和U4的输出端连接，所述与门U14的输出端与所述与门U18的一个输入端连接，所述与门U15的两输入端分别对应与所述比较器U5和U6的输出端连接，所述与门U15的输出端与所述与门U18的另一输入端连接，所述与门U18的输出端与所述时钟芯片20的状态控制引脚T3连接。
计算机开始工作后，所述侦测电路12通过从CPU电源电路的反馈端FB及差动电压端VDIFF获取CPU的负载电压，并将所述负载电压信号放大为一较大的比较电压后，通过比较器U2的输出端传输到电压比较电路14中，若比较电压高于4V，则比较器U3～U6均输出高电平，进而使所述时钟控制电路16的时钟芯片20的状态控制引脚T3获得高电平，所述状态控制引脚T1和T2为低电平，使时钟芯片20工作在T3状态下；若比较电压高于3V低于4V，则比较器U3输出低电平，比较器U4～U6均输出高电平，进而使所述时钟控制电路16的时钟芯片20的状态控制引脚T2获得高电平，所述状态控制引脚T1和T3为低电平，使时钟芯片20工作在T2状态下；若比较电压高于2V低于3V，则比较器U3和U4输出低电平，比较器U5和U6输出高电平，进而使所述时钟控制电路16的时钟芯片20的状态控制引脚T1获得高电平，所述状态控制引脚T2和T3为低电平，使时钟芯片20工作在T1状态下；若比较电压低于2V，则所述比较器U3～U5均输出低电平，所述时钟芯片20的状态控制引脚T1～T3均为低电平，所述时钟芯片20输出时钟不变。
计算机开始工作后，所述侦测电路12即开始监视CPU的负载状况，由于CPU工作状态不同时其负载电压会发生变化，若CPU的负载电压经放大后低于2V，则所述CPU频率调整电路10不对CPU的工作频率进行调整；若CPU的负载电压经放大后高于2V低于3V，则所述时钟控制电路16使所述时钟芯片20工作在T1状态下，将CPU的工作频率升高0.25％；若CPU的负载电压经放大后高于3V低于4V，则所述时钟控制电路16使所述时钟芯片20工作在T2状态下，将CPU的工作频率升高0.5％；若CPU的负载电压经放大后高于4V，则所述时钟控制电路16使所述时钟芯片20工作在T3状态下，将CPU的工作频率升高1％。
所述CPU频率调整电路10的侦测电路12可监视CPU的负载状况，再通过电压比较电路14及时钟控制电路16对CPU的工作频率进行调整，使CPU的工作频率随着运行环境的变化而自动调整，满足各种运行环境的需要。
权利要求
1.一种CPU频率调整电路，其包括侦测电路、电压比较电路及时钟控制电路，所述侦测电路与计算机的CPU电源电路连接，所述侦测电路还与所述电压比较电路连接，所述电压比较电路与所述时钟控制电路连接，所述侦测电路从CPU电源电路获取CPU的负载电压信号，并将所述负载电压信号放大后传输到所述电压比较电路，所述电压比较电路将接收到的电压信号与设定值做比较，并将比较结果传输到所述时钟控制电路，调整CPU的工作频率。
2.如权利要求1所述的CPU频率调整电路，其特征在于所述侦测电路包括第一比较器、第二比较器、第一电阻、第二电阻、第三电阻及第四电阻，所述第一比较器的正相输入端与CPU电源电路的差动电压端连接，所述第一比较器的反相输入端通过所述第一电阻接地，所述第一比较器的反相输入端还通过所述第二电阻与所述第一比较器的输出端连接，所述第一比较器的输出端通过所述第三电阻与所述第二比较器的反相输入端连接，所述第二比较器的正相输入端与所述CPU电源电路的反馈端连接，所述第二比较器的反相输入端还通过所述第四电阻与所述第二比较器的输出端连接，所述第一及第二比较器的电压端分别与电源连接，接地端分别接地。
3.如权利要求2所述的CPU频率调整电路，其特征在于所述电压比较电路包括第三比较器、第四比较器、第五比较器、第六比较器及四个分压电路，每一比较器的正相输入端均与所述侦测电路第二比较器的输出端连接，每一比较器的反相输入端分别与对应的分压电路连接。
4.如权利要求3所述的CPU频率调整电路，其特征在于所述时钟控制电路包括状态选择电路及时钟芯片，所述状态选择电路连接于所述电压比较电路与所述时钟芯片之间，所述状态选择电路根据所述电压比较电路的输出来控制所述时钟芯片的工作状态。
5.如权利要求4所述的CPU频率调整电路，其特征在于所述状态选择电路包括第一非门、第二非门、第三非门、第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门、第八与门及第九与门，所述时钟芯片包括第一状态控制引脚、第二状态控制引脚及第三状态控制引脚，所述第一非门的输入端与所述电压比较电路第三比较器的输出端连接，所述第一非门的输出端与所述第一与门的一个输入端连接，所述第二非门的输入端与所述第四比较器的输出端连接，所述第二非门的输出端与所述第一与门的另一输入端连接，所述第一与门的输出端与所述第七与门的一个输入端连接，所述第二与门的两输入端分别对应与所述第五比较器和第六比较器的输出端连接，所述第二与门的输出端与所述第七与门的另一输入端连接，所述第七与门的输出端与所述时钟芯片的第一状态控制引脚连接；所述第三非门的输入端与所述第三比较器的输出端连接，所述第三非门的输出端与所述第三与门的一个输入端连接，所述第三与门的另一输入端与所述第四比较器的输出端连接，所述第三与门的输出端与所述第八与门的一个输入端连接，所述第四与门的两输入端分别对应与所述第五比较器和第六比较器的输出端连接，所述第四与门的输出端与所述第八与门的另一输入端连接，所述第八与门的输出端与所述时钟芯片的第二状态控制引脚连接；所述第五与门的两输入端分别对应与所述第三比较器和第四比较器的输出端连接，所述第五与门的输出端与所述第九与门的一个输入端连接，所述第六与门的两输入端分别对应与所述第五比较器和第六比较器的输出端连接，所述第六与门的输出端与所述第九与门的另一输入端连接，所述第九与门的输出端与所述时钟芯片的第三状态控制引脚连接。
全文摘要
一种CPU频率调整电路，其包括侦测电路、电压比较电路及时钟控制电路，所述侦测电路与计算机的CPU电源电路连接，所述侦测电路还与所述电压比较电路连接，所述电压比较电路与所述时钟控制电路连接，所述侦测电路从CPU电源电路获取CPU的负载电压信号，并将所述负载电压信号放大后传输到所述电压比较电路，所述电压比较电路将接收到的电压信号与设定值做比较，并将比较结果传输到所述时钟控制电路，调整CPU的工作频率。所述CPU频率调整电路的侦测电路监视CPU的负载状况，再通过电压比较电路及时钟控制电路对CPU的工作频率进行调整，使CPU的工作频率随着运行环境的变化而自动调整，满足各种运行环境的需要。
文档编号G06F11/30GK101042668SQ20061003465
公开日2007年9月26日 申请日期2006年3月23日 优先权日2006年3月23日
发明者卢文生 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司