专利名称：射频识别读写器的制作方法
技术领域：
本发明属于数据读写和处理装置，特别涉及一种多频段的射频识别电子标签读写及信息处理装置。
背景技术：
目前由于射频识别标准不统一，针对各种不同的行业应用出现了不同的频段标准，主要包括13.56MHz、915MHz、2.4GHz以及未来发展的其他频段。而市场上现有的RFID(Radio Frequency Identification，射频识别)读写器都主要工作在单一频率上，对于读写不同频率的电子标签需要选用工作在相应频率上的读写器才能实现。
另外，在现有的模式中，射频识别读写器是一种孤立设备，这种设备仅包括数字信号处理器和射频模拟电路，只能起到数据采集的作用，为了达到信息处理的要求，往往还依赖于需要人工干预的PC机。而现代的信息化处理模式要求负责信息采集的设备本身就具有一定的信息处理和交互能力。
同时，当读写器使用射频技术识读标签后，读出的标识字符串将会通过一个串行端口或者基本以太网络接口传到PC上。而对于某些特殊的场合，由于地域环境的限制，无论是串口连接还是有线网络连接都不现实，这时就急需一种可以进行信息的无线交互的读写器。
发明内容
本发明提供一种射频识别读写器，旨在解决现有读写器的识别频率单一、智能化程度较低的问题。
本发明的射频识别读写器，包括数字信号处理器和射频模拟电路，其特征在于(1)它还包括微处理器、存储器、可编程逻辑器件、I/O接口、无线通信模块、显示屏，所述射频模拟电路包括N个不同频段的射频模拟电路，N≥2、为自然数；(2)数字信号处理器负责数字信号调制与解调方式的控制，将微处理器送来的数字信号经处理后发送至N个射频模拟电路，对N个射频模拟电路解调后的数据进行处理，并实现海量标签的反碰撞计算，结果回传给微处理器；(3)N个射频模拟电路对发送信号进行调制、对接收信号进行解调；(4)微处理器负责与数字信号处理器交换数据、通过以太网络接口接收与发送数据、通过自身存储管理单元接口与存储器相连接、与I/O接口及串口扩展器件通信；(5)存储器用于保存启动装载器、嵌入式操作系统内核、设备驱动程序、图形用户界面、数字信号处理器的反碰撞计算算法、多频模拟电路逻辑控制固件以及用于读写的数据；(6)可编程逻辑器件为数字信号处理器提供逻辑控制信息，实现其与N个不同频段射频模拟电路之间的交互；(7)无线通信模块实现读写器的远程通信；
(8)显示屏配以触摸屏作为读写器的输入输出部件。
所述的射频识别读写器，所述微处理器可以采用通用型的PC机架构，或者嵌入式系统结构的高级精简指令计算机ARM、PowerPC、消除流水线各级互锁的微处理器MIPS之中的一种。
所述的射频识别读写器，所述射频模拟电路可以包括915MHz射频模拟电路和13.56MHz射频模拟电路；(1)915MHz射频模拟电路，发送链由依次串联的数字控制分级衰减器、放大器和带通滤波器构成；接受链输入的射频信号通过带通滤波器滤波之后分成两路信号进入正交解调器件，解调后的信号供给两个低通滤波器，它们的输出由放大器放大，放大信号送到数字信号处理器中，进一步处理；(2)13.56MHz射频模拟电路接收链由依次串联的AM检测电路和跳陷电路组成；发送链发送信号经过晶体振荡器后送入放大器，在调制输入的作用下，放大器输出进入带通滤波器形成射频输出信号。
所述的射频识别读写器，所述无线通信模块包括通用分组业务服务GPRS模块、码分多址CDMA模块、无线局域网WLAN模块，对无线网络进行数据通信。
本发明具有CF(Compact Flash，紧凑型闪存)、USB(Universal SerialBus，通用串行总线)、RS232、RS485、并口、VGA(Video Graphic Array，视频图形阵列)、鼠标/键盘等常用外设接口。
本发明借助组件式的模拟信号电路以及基于软件无线电的数字信号处理器实现了模拟变频，增强了读写器在频率与协议上的灵活性；支持通用分组无线业务、码分多址、无线局域网和有线网络的数据通信方式；集射频识别技术、软件无线电技术、无线通信技术及智能化信息处理能力于一体，不仅可以实现现有各种电子标签的识别，同时可以实现信息处理的本地化，并通过有线或无线通信方式完成数据的远程交互。
图1是本发明的系统框图；图2是本发明实施例数字信号处理器与CPU接口关系图；图3是本发明实施例以太网络接口芯片与CPU接口关系图；图4是本发明实施例无线通信模块信号连接图；图5为本发明实施例射频部分实现原理图。
具体实施例方式
如图1所示，为增强系统的信息处理能力，本发明采用了微处理器+数字信号处理器的双核系统架构。微处理器选用Intel PXA255嵌入式CPU作为信息处理的核心，并选用TI公司TMS320VC5416数字信号处理器进行实时信息处理。
CPU主要负责与数字信号处理器、以太网络接口进行数据交互，对随机存储器和闪存等存储设备进行管理，并实现与通用输入输出设备以及串口扩展器件之间的通信。
CPU通过自身存储管理单元接口与闪存和随机存储器相连接。闪存中保存启动装载器(bootloader)、嵌入式操作系统内核、设备驱动程序、图形用户界面、数字信号处理器的反碰撞计算算法及多频模拟电路逻辑控制固件。
CPU通过专用显示屏接口连接真彩色液晶显示屏。
CPU提供多个串口，分别是全功能串口、蓝牙串口和标准串口。
通过飞利浦公司ISP1160芯片，使得信息处理平台具有2个通用串行总线下行端口，其中一个提供给外部使用，一个提供给触摸屏模块。触摸屏与显示屏配合，实现了系统的输入输出平台。
数字信号处理器负责数字信号调制与解调方式的控制，将微处理器送来的数字信号经处理后发送至N个射频模拟电路，对N个射频模拟电路解调后的数据进行处理，并实现海量标签的反碰撞计算，结果回传给微处理器。本发明使用的是TI公司TMS320VC5416数字信号处理芯片，其核心电压为1.6V，输入输出电压为3.3V，带有3个多通道缓冲串口，16位主机并行端接口。
图2所示为本发明实施例，数字信号处理器自身并不带非易失存储体。数字信号处理固件保存在闪存中，可以由CPU访问。本发明用数字信号处理器的主机并行端接口提供一个共享存储接口。启动时，数字信号处理固件通过共享内存从嵌入式的文件系统中载入。在这种体系之下，数字信号处理固件可以容易升级，从而具有良好的可扩展性。出于存储操作系统、文件系统、图形用户界面、大量用户数据的考虑，本发明使用了64MB的闪存，加上128MB的随机存储器，保证了在数字信号处理器之外数据处理的及时性。
本实施例将数字信号处理器的主机并行端口使能端连接至电源信号，数字信号处理器的主机并行端口模式信号拉低，从而使数字信号处理器工作在8位主机并行端口模式下。地址线ADDR[2:1]产生主机并行端口访问所需的控制信号。地址线2与地址线1决定访问寄存器的类型。在8位主机并行端口模式中，所有地址线和控制线是在主机数据选通信号的下降沿采样，主机读/写信号通过写使能表示当前操作是读还是写；数据选通信号由读使能和写使能相与产生，芯片选通信号连接至微处理器的片选信号上。数字信号处理器通过中断方式与操作系统底层的主机并行端口驱动程序通信。
本实施例向用户提供多种通信方式，包括有线网络和无线通信方式，无线通信方式有通用分组无线业务、码分多址、无线局域网。
图3所示本发明实施例中，CPU本身不具有网络数据处理功能，本实施例使用Cirrus公司CS8900芯片作为以太网络接口芯片，实现有线网络通信。CS8900符合工业标准结构总线结构，内部集成了随机存储器、10Base-T收发滤波器，并且提供8位和16位两种接口。
通用分组无线业务模块采用德国SIEMENS MC53i，这个模块采用3.3V到4.8V直流供电，支持900MHz和1800MHz两个全球移动通信系统GSM频段，在900MHz下的发送功率为2W在1800MHz下发送功率为1W。MC35i支持GPRS多时隙类型8和GPRS移动基站类型8两种连接标准，并且支持数据、语音和短消息业务。MC35i使用一个40针引脚，0.5mm间距的自定义接头与外部设备相连，接口信号包括电源信号、串口信号、两路音频信号和SIM卡信号。
码分多址模块采用法国WAVECOM Q2438c，这个模块采用3.7V直流供电，支持4个工作频段和4个工作模式，并且通过射频接头实现对CDMA Cellular，CDMA PCS，GPSOne和高级移动电话服务AMPS的支持。Q2438c模块基于MSM6050移动台调制解调器，其特性包括了使用嵌入式数字处理器内核，提供语音识别、语音备忘录、话音比较、声波回声抵消、音频自动增益控制等特性的硬件支持；带有闪存、静态随机存储器以及嵌入式微处理器子系统；带有通用接口总线和电池管理、电池充电控制功能。
如图4所示，本实施例所述无线网络模块与CPU的连接是通过串口扩展芯片实现的。本实施例使用TI公司的TL16C554芯片从系统的工业标准结构总线上扩展出4路标准通用异步收发接口，其中的两路分配给无线模块。TL16C554有4路串行通道。每个通道都能在接收端执行串并转换，在发送端执行并串转换。每个通道的完整状态信息可以在任何时刻由CPU读出。
数据总线由收发器驱动后连接到工业标准结构总线，方向由写使能控制。芯片所需的三个输入输出信号——输入输出读、输入输出写和复位由CPU信号线提供。TL16C554的四个中断输出信号[3:0]连接到CPU的通用输入输出引脚。片选信号[3:0]由3-8译码器输出，它的输入是地址线[24:22]。
本实施例实时处理部分围绕强大的数字信号处理器设计，它完成所有的软件调制、解调和反碰撞识别。通过提供大多数信号链的主要元素和相关功能，数字信号处理器能提供最大的灵活性，硬件在不同协议中无需改动，而固件可以很容易的调整、改动和升级。如图5所示，本实施例读写器的射频模拟电路与数字信号处理器系统相连。基于组件的思想，每个频带由单独的射频模拟电路组成，这些射频模拟电路仅仅是将上/下行运行频率转换成基带信号，数字信号处理器的模数转换器对信号量化，为数字解调做准备。可编程逻辑器件为数字信号处理器提供所需的控制信号。通过在数字信号处理器中加入软件，从而实现自适应变频。数字信号处理器的复位可以由CPU直接通过复位指令执行，也可以通过可编程逻辑器件进行手工复位，同时设备为用户提供软件编程接口进行软件复位。
TI公司的数字信号处理器总共有3个多通道缓冲串口，除了一个通道分配给可编程逻辑器件与数字信号处理器之间通信外，另外两个分别分配给915MHz射频模拟电路和13.56MHz射频模拟电路。
915MHz射频模拟电路是一个为符合美国通信委员会FCCPart15.47规则设计的902/928MHz到基带的下行转换器。最大输出功耗可达1W。915MHz射频模拟电路，发送链由依次串联的3比特数字控制分级衰减器(用于功耗控制)、射频信号放大器和抑制二阶谐波和其它毛刺的两极陶瓷单层带通滤波器构成。发送链通过功率放大器的功率控制输入进行幅度调制，能够提供+28dBm的发射功率，输出发射信号Tx。接受链输入的射频信号Rx通过带通滤波器滤波之后分成两路信号进入正交解调器件，解调后的信号供给两个低通滤波器，它们的输出由放大器放大，放大信号送到数字信号处理器中，进一步处理。所述低通滤波器的局部振荡器信号由分配产生，并且在正交路径产生相位滞后于本地振荡电路90度的信号。同相和正交信道输出由截至频率450KHz的4极点贝塞尔反锯齿滤波器放大并滤波。
13.56MHz射频模拟电路从电子标签中接收电感耦合已调制信号Rx。它在软件控制的频率13.55-13.567MHz范围内能够产生最大7W的可变发送功率。13.56MHz射频模拟电路接收链由依次串联的AM检测电路和跳陷电路组成，AM检测电路可以由二极管和放大器串联组成，跳陷电路可以由低通滤波器和放大器串联组成；发送链发送信号经过晶体振荡器后送入放大器，在线性放大器的输出电压调制的作用下，放大器输出进入带通滤波器形成射频输出信号Tx。13.56MHz的传输功率放大器被设计运行在E级模式附近的开关模式下。
本发明对于其他频带的支持，可以类似的方法通过简单的增加频段模拟电路，并对数字信号处理器的固件升级而实现。
权利要求
1.一种射频识别读写器，包括数字信号处理器和射频模拟电路，其特征在于(1)它还包括微处理器、存储器、可编程逻辑器件、I/O接口、无线通信模块、显示屏，所述射频模拟电路包括N个不同频段的射频模拟电路，N≥2、为自然数；(2)数字信号处理器负责数字信号调制与解调方式的控制，将微处理器送来的数字信号经处理后发送至N个射频模拟电路，对N个射频模拟电路解调后的数据进行处理，并实现海量标签的反碰撞计算，结果回传给微处理器；(3)N个射频模拟电路对发送信号进行调制、对接收信号进行解调；(4)微处理器负责与数字信号处理器交换数据、通过以太网络接口接收与发送数据、通过自身存储管理单元接口与存储器相连接、与I/O接口及串口扩展器件通信；(5)存储器用于保存启动装载器、嵌入式操作系统内核、设备驱动程序、图形界面文件、数字信号处理器的反碰撞计算算法、多频模拟电路逻辑控制固件以及用于读写的数据；(6)可编程逻辑器件为数字信号处理器提供逻辑控制信息，实现其与N个不同频段射频模拟电路之间的交互；(7)无线通信模块实现读写器的远程通信；(8)显示屏配以触摸屏作为读写器的输入输出部件。
2.如权利要求1所述的射频识别读写器，其特征在于所述微处理器采用通用型的PC机架构，或者采用嵌入式系统结构的高级精简指令计算机ARM、PowerPC、消除流水线各级互锁的微处理器MIPS之中的一种。
3.如权利要求1或2所述的射频识别读写器，其特征在于所述射频模拟电路包括915MHz射频模拟电路和13.56MHz射频模拟电路；(1)915MHz射频模拟电路，发送链由依次串联的数字控制分级衰减器、放大器和带通滤波器构成；接受链输入的射频信号通过带通滤波器滤波之后分成两路信号进入正交解调器件，解调后的信号供给两个低通滤波器，它们的输出由放大器放大，放大信号送到数字信号处理器中，进一步处理；(2)13.56MHz射频模拟电路接收链由依次串联的AM检测电路和跳陷电路组成；发送链发送信号经过晶体振荡器后送入放大器，在调制输入的作用下，放大器输出进入带通滤波器形成射频输出信号。
4.如权利要求1或2所述的射频识别读写器，其特征在于所述无线通信模块包括通用分组业务服务GPRS模块、码分多址CDMA模块、无线局域网WLAN模块，对无线网络进行数据通信。
5.如权利要求3所述的射频识别读写器，其特征在于所述无线通信模块包括通用分组业务服务GPRS模块、码分多址CDMA模块、无线局域网WLAN模块，对无线网络进行数据通信。
全文摘要
射频识别读写器，属于数据读写和处理装置，旨在解决现有读写器的识别频率单一、智能化程度较低的问题。本发明包括微处理器、存储器、可编程逻辑器件、I/O接口、数字信号处理器、射频模拟电路、无线通信模块和显示屏，所述射频模拟电路包括N个不同频段的射频模拟电路，N≥2、为自然数；本发明集射频识别技术、软件无线电技术、无线通信技术及智能化信息处理能力于一体，不仅可以实现现有各种电子标签的识别，同时可以实现信息处理的本地化，并通过有线或无线通信方式完成数据的远程交互。
文档编号G06K17/00GK101013463SQ20061012513
公开日2007年8月8日 申请日期2006年11月24日 优先权日2006年11月24日
发明者程文青, 杜旭, 刘威, 徐晶, 许炜, 余江, 黄建, 赵梦欣 申请人:华中科技大学